數(shù)據(jù)采集 基于DSP和FPGA的高精度數(shù)據(jù)采集卡設(shè)計
標簽： FPGA DSP 高精度 數(shù)據(jù)采集卡
上傳時間： 2013-08-29
上傳用戶：2728460838
是關(guān)于對數(shù)據(jù)采集卡的基于PC104總線的讀寫程序，開發(fā)環(huán)境Quarters , 用VHDL語言編寫。
標簽： 104 PC 數(shù)據(jù)采集卡 總線
上傳用戶：qw12
I2C在CPLD上的模擬實現(xiàn)源程序，用C語言編寫而成
標簽： CPLD I2C 模擬 源程序
上傳時間： 2013-08-30
上傳用戶：181992417
在FPGA上實現(xiàn)H_264AVC視頻編碼標準資料
標簽： FPGA 264 AVC 視頻編碼
上傳時間： 2013-08-31
上傳用戶：1477849018@qq.com
數(shù)字信號處理在FPGA上實現(xiàn)的經(jīng)典教材，本書詳細介紹了數(shù)字信號處理的算法，以及其在FPGA上用硬件描述語言實現(xiàn)
標簽： FPGA 數(shù)字信號處理 教材
上傳時間： 2013-09-01
上傳用戶：frank1234
ju繼續(xù)上載CPLD的黃金參考源代碼，希望對電子愛好者有所幫助
標簽： CPLD 參考源 代碼
上傳時間： 2013-09-03
上傳用戶：日光微瀾
控制面板程序設(shè)計－在控制面板上加一個測試組件
標簽： 控制 面板 程序設(shè)計 測試
上傳用戶：cuibaigao
CPLD的VerilogHDL總線代碼,在EPM7128SLC84-10+Quartus4平臺上運行通過.
標簽： VerilogHDL Quartus CPLD 7128
上傳用戶：gaojiao1999
MMC卡的VHDL源代碼實現(xiàn)，經(jīng)過大批量生產(chǎn)驗證
標簽： VHDL MMC 源代碼
上傳時間： 2013-09-04
上傳用戶：ikemada
用VHDL語言在CPLD/FPGA上實現(xiàn)浮點運算的方法
標簽： VHDL CPLD FPGA 語言
上傳時間： 2013-09-05
上傳用戶：life840315
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
