S3C6410 線路設(shè)計(jì)時(shí)一定要參考的文件,尤其是DDR Layout guide一定要看.以免開發(fā)出的板子不能動(dòng).
標(biāo)簽： S3C6410 Layout guide DDR
上傳時(shí)間： 2017-05-01
上傳用戶：lacsx
SPCE061a_計(jì)時(shí)器_教你如何使用c撰寫開發(fā)程式，同時(shí)檢測(cè)開發(fā)板之功能
上傳時(shí)間： 2013-12-13
上傳用戶：wuyuying
教你如何用actionscrit做計(jì)時(shí)運(yùn)算 超有趣的 試著玩玩看喔
標(biāo)簽： actionscrit
上傳時(shí)間： 2014-01-18
上傳用戶：zgu489
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
無(wú)線技術(shù)的發(fā)展使得流媒體技術(shù)可以被應(yīng)用到Ad-hoc無(wú)線網(wǎng)絡(luò)上，W-Player無(wú)線網(wǎng)絡(luò)流媒體播放器是流媒體技術(shù)在無(wú)線網(wǎng)絡(luò)中的一個(gè)應(yīng)用。
標(biāo)簽： Ad-hoc 無(wú)線技術(shù) 發(fā)展 流媒體技術(shù)
上傳時(shí)間： 2014-12-21
上傳用戶：lanwei
臺(tái)灣地區(qū)民眾使用網(wǎng)路之情形，與使用寬頻上網(wǎng) 、無(wú)線上網(wǎng) 、行動(dòng)上網(wǎng) 之使用狀況與行為、臺(tái)灣地區(qū)偏遠(yuǎn)及非偏遠(yuǎn)地區(qū)其網(wǎng)路使用行為之差異；另外，也針對(duì)臺(tái)灣地區(qū)家庭，了解其使用網(wǎng)路與寬頻之狀況與行為
標(biāo)簽：
上傳時(shí)間： 2016-08-17
上傳用戶：songnanhua
設(shè)計(jì)時(shí)需要過(guò)一款簡(jiǎn)單、低成本的閂鎖電路 (latch circuit) ？圖一顯示的就是這樣一款電路，基本上是一個(gè)可控矽整流器(SCR)，結(jié)合了一些離散組件，只需低成本的元件便可以提供電源故障保護(hù)。
上傳時(shí)間： 2013-11-11
上傳用戶：zq70996813
限電器硬件板應(yīng)用，適合于上千W的功率 程序很少的噢
上傳時(shí)間： 2015-11-03
上傳用戶：nairui21
此工具書是一般常用的到的數(shù)學(xué)工具書，內(nèi)容詳細(xì)介紹matlab指令的各種用法，從基本的概述、初探matlab、二維平面繪圖、三維立體繪圖、數(shù)值運(yùn)算與其它應(yīng)用、影像顯示與讀寫、動(dòng)畫製作、握把式圖形與GUI、GUIDEGUI設(shè)計(jì)環(huán)境、矩陣的處理與運(yùn)算、字元與字串、多維陣列、異質(zhì)陣列、結(jié)植陣列、稀疏矩陣、matlab的運(yùn)算元、m檔案、程式流程控制、程式除錯(cuò)、檔案輸出及輸入、程式計(jì)時(shí)、程式碼與記憶、應(yīng)用程式介面、線性代數(shù)、多項(xiàng)式的處理、一般數(shù)學(xué)函數(shù)、內(nèi)插法、曲線擬合與迴圈、常微分方程式…等，是非常好用的工具書。
標(biāo)簽：
上傳時(shí)間： 2016-08-24
上傳用戶：ynsnjs
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
