亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

三態(tài)輸出

  • 基于FPGA的GPIB控制器的IP核設(shè)計

    當(dāng)前,片上系統(tǒng)(SOC)已成為系統(tǒng)實現(xiàn)的主流技術(shù)。流片風(fēng)險與費用增加、上市時間壓力加大、產(chǎn)品功能愈加復(fù)雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設(shè)計服務(wù)者和芯片集成者三個層次。SOC設(shè)計已走向基于IP集成的平臺設(shè)計階段,經(jīng)過嚴(yán)格驗證質(zhì)量可靠的IP核成為SOC產(chǎn)業(yè)中的重要一環(huán)。 GPIB控制器芯片是組建自動測試系統(tǒng)的核心,在測試領(lǐng)域應(yīng)用廣泛。本人通過查閱大量的技術(shù)資料,分析了集成電路在國內(nèi)外發(fā)展的最新動態(tài),提出了基于FPGA的自主知識產(chǎn)權(quán)的GPIB控制器IP核的設(shè)計和實現(xiàn)。 本文首先討論了基于FPGA的GPIB控制器的背景意義,接著對FPGA開發(fā)所具備的基本知識作了簡要介紹。文中對GPIB總線進(jìn)行了簡單的描述,根據(jù)芯片設(shè)計的主要思想,重點在于論述怎樣用FPGA來實現(xiàn)IEEE-488.2協(xié)議,并詳細(xì)闡述了GPIB控制器的十種接口功能及其狀態(tài)機(jī)的IP核實現(xiàn)。同時,對數(shù)據(jù)通路也進(jìn)行了較為細(xì)致的說明。在設(shè)計的時候采用基于模塊化設(shè)計思想,用VerilogHDL語言完成各模塊功能描述,通過Synplifv軟件的綜合,用Modelsim對設(shè)計進(jìn)行了前、后仿真。最后利用生成的模塊符號采取類似畫電路圖的方法完成整個系統(tǒng)芯片的lP軟核設(shè)計,并用EDA工具下載到了FPGA上。 為了更好地驗證設(shè)計思想,借助EDA工具對GPIB控制器的工作狀態(tài)進(jìn)行了軟件仿真,給出仿真結(jié)果,仿真波形驗證了GPIB控制器的工作符合預(yù)想。最后,本文對基于FPGA的GPIB控制器的IP核設(shè)計過程進(jìn)行了總結(jié),展望了當(dāng)前GPIB控制器設(shè)計的發(fā)展趨勢,指出了開展進(jìn)一步研究需要做的工作。

    標(biāo)簽: FPGA GPIB 控制器 IP核

    上傳時間: 2013-04-24

    上傳用戶:rockjablew

  • Linux設(shè)備驅(qū)動程序(中文版第三版)

    Linux設(shè)備驅(qū)動程序,(中文版第三版)

    標(biāo)簽: Linux 設(shè)備驅(qū)動 程序

    上傳時間: 2013-06-16

    上傳用戶:a673761058

  • 基于FPGA的π4DQPSK調(diào)制解調(diào)技術(shù)

    本文的設(shè)計采用FPGA來實現(xiàn)π/4DQPSK調(diào)制解調(diào)。采用π/4DQPSK的調(diào)制解調(diào)方式是基于頻帶利用率、誤比特率(即抗噪性)和實現(xiàn)復(fù)雜性等綜合因素的考慮;采用FPGA進(jìn)行實現(xiàn)是考慮到高速的數(shù)據(jù)處理以及AD和DA的高速采樣。 本課題主要包含以下幾個方面的研究: 首先對π/4DQPSK技術(shù)的應(yīng)用發(fā)展情況做簡單介紹,并對其調(diào)制解調(diào)原理進(jìn)行了詳細(xì)的闡述。在理解原理的基礎(chǔ)上,將調(diào)制解調(diào)進(jìn)行模塊化劃分,提出了實現(xiàn)的思路和方法。其中包括串并轉(zhuǎn)換,差分相位編碼,內(nèi)插,成形濾波器,正交調(diào)制,帶通濾波器及希爾伯特變換,解調(diào),位同步,載波同步,差分相位解碼。 其次在FPGA上實現(xiàn)了π/4DQPSK的大部分模塊。其中調(diào)制端的各個模塊的功能都已經(jīng)實現(xiàn),并綜合在一起,下載到開發(fā)板上進(jìn)行了在線仿真。其中成形濾波器的設(shè)計大大降低了FPGA的資源開銷,是本次設(shè)計的創(chuàng)新;解調(diào)端對載波同步和位同步提出了設(shè)計思路,具體的實現(xiàn)還需要進(jìn)一步的研究;接口電路的測試和在線仿真已經(jīng)完成。 最后提出了硬件實現(xiàn)的方案以及三種芯片的選型與設(shè)計,給出了簡要的電路圖和時序圖。

    標(biāo)簽: 4DQPSK FPGA 調(diào)制 解調(diào)技術(shù)

    上傳時間: 2013-08-03

    上傳用戶:fzy309228829

  • 基于FPGA的高頻數(shù)字DCDC變換器研究

    在傳統(tǒng)的電力電子電路中,DC/DC變換器通常采用模擬電路實現(xiàn)電壓或電流的控制。數(shù)字控制與模擬控制相比,有著顯著的優(yōu)點,數(shù)字控制可以實現(xiàn)復(fù)雜的控制策略,同時大大提高系統(tǒng)的可靠性和靈活性,并易于實現(xiàn)系統(tǒng)的智能化。但目前數(shù)字控制基本上限于電力傳動領(lǐng)域,DC/DC變換器由于其開關(guān)頻率較高,一般其外圍功能由DSP或微處理器完成,而控制的核心,如PWM發(fā)生等大多采用專用控制芯片實現(xiàn)。FPGA由于其快速性、靈活性及保密性等優(yōu)點,近年來在數(shù)字控制領(lǐng)域受到越來越多的關(guān)注。基于FPGA的DC/DC變換器是電力電子領(lǐng)域重要的研究方向之一。本文研究了同步Buck變換器的建模、設(shè)計及仿真,采用Xinlix的VIRTEX-Ⅱ PRO FPGA開發(fā)板實現(xiàn)了Buck變換器的全數(shù)字控制。 論文首先從Buck變換器的理論分析入手,根據(jù)它的物理特性,研究了該變換器的狀態(tài)空間平均模型和小信號分析。為了獲得高性能的開關(guān)電源,提出并分析了混雜模型設(shè)計方案,然后進(jìn)行了控制器設(shè)計。并采用MATLAB/SIMULINK建立了同步Buck電路的仿真模型,并進(jìn)行仿真研究。浮點仿真的運算精度與溢出問題,影響了仿真的精度。為了克服這些不足,作者采用了定點仿真方法,得到了滿意的仿真結(jié)果。論文還著重論述了開關(guān)電源的數(shù)字控制器部分,數(shù)字控制器一般由三個主要功能模塊組成:模數(shù)轉(zhuǎn)換器、數(shù)字脈寬調(diào)制器(Digital PulseWidth Modulation:DPWM)和數(shù)字補償器。文中重點研究了DPWM和數(shù)字補償器,闡述了目前高頻數(shù)字控制變換器中存在的主要問題,特別是高頻狀態(tài)下DPWM分辨率較低,影響控制精度,甚至引起極限環(huán)(Limit Cycling)現(xiàn)象,對DPWM分辨率的提高與系統(tǒng)硬件工作頻率之間的矛盾、DPWM分辨率與A/D分辨率之間的關(guān)系等問題作了全面深入的分析。論文提出了一種新的提高DPWM分辨率的方法,該方法在不提高系統(tǒng)硬件頻率的前提下,采用軟件使DPWM的分辨率大大提高。作者還設(shè)計了兩種數(shù)字補償器,并進(jìn)行了分析比較,選擇了合適的補償算法,達(dá)到了改善系統(tǒng)性能的目的。 設(shè)計完成后,作者使用ISE 9.1i軟件進(jìn)行了FPGA實現(xiàn)的前、后仿真,驗證了所提出理論及控制算法的正確性。作者完成了Buck電路的硬件制作及基于FPGA的軟件設(shè)計,采用32MHz的硬件晶振實現(xiàn)了11-bit的DPWM分辨率,開關(guān)頻率達(dá)到1MHz,得到了滿意的系統(tǒng)性能,論文最后給出了仿真和實驗結(jié)果。

    標(biāo)簽: FPGA DCDC 高頻 數(shù)字

    上傳時間: 2013-07-23

    上傳用戶:kristycreasy

  • 基于FPGA的快速傅立葉變換

    隨著數(shù)字電子技術(shù)的發(fā)展,數(shù)字信號處理廣泛應(yīng)用于聲納、雷達(dá)、通訊語音處理和圖像處理等領(lǐng)域。快速傅立葉變換(Fast Fourier Transform,F(xiàn)FT)在數(shù)字信號處理系統(tǒng)中起著很重要的作用,F(xiàn)FT 有效地提高了離散傅立葉變換(Discret Fourier Transform,DFT)的運算效率。 處理器一般要求具有高速度、高精度、大容量和實時處理的性能,而現(xiàn)場可編程門陣列(Field Programmable Gate Array,F(xiàn)PGA)是近年來迅速發(fā)展起來的新型可編程器件,在處理大規(guī)模數(shù)據(jù)方面,有極大的優(yōu)勢。論文采用了在FPGA中實現(xiàn)FFT算法的方案。 數(shù)字信號處理板的硬件電路設(shè)計是本論文的重要部分之一。在介紹了FFT以及波束形成的基本原理和基本方法的基礎(chǔ)上,根據(jù)實時處理的要求,給出了數(shù)字信號處理板的硬件設(shè)計方案并對硬件電路的實現(xiàn)進(jìn)行了分析和說明。 依據(jù)數(shù)字系統(tǒng)的設(shè)計方法,分別采用基二按時間抽取FFT算法、基四按時間抽取FFT算法以及FFT兆核函數(shù)三種方法利用硬件描述語言(VHSICHardware Description Language,VHDL)實現(xiàn)了1024點的FFT,接著對三種方法進(jìn)行了評估,得出了FPGA完全能滿足處理器的實時處理的要求的結(jié)論。然后根據(jù)通用串行總線(Universial Serial Bus,USB)協(xié)議,利用VHDL語言編寫了USB接口芯片ISP1581的固件程序,實現(xiàn)了設(shè)備的枚舉過程。

    標(biāo)簽: FPGA 傅立葉變換

    上傳時間: 2013-08-01

    上傳用戶:Aidane

  • 基于FPGA的激光測距數(shù)據(jù)處理系統(tǒng)

    激光測距是隨著激光技術(shù)的出現(xiàn)而發(fā)展起來的一種精密測量技術(shù),因其良好的精確度特性廣泛地應(yīng)用在軍事和民用領(lǐng)域。但傳統(tǒng)的激光測距系統(tǒng)大多采用分立的單元電路搭建而成,不僅造成了開發(fā)成本較高,電路較復(fù)雜,調(diào)試?yán)щy等諸多問題,而且這種系統(tǒng)體積和重量較大,嚴(yán)重阻礙了激光測距系統(tǒng)的普及應(yīng)用,因此近年來激光測距技術(shù)向著小型化和集成化的方向發(fā)展。本文就旨在找出一種激光測距的集成化方案,將激光接收電路部分集成為一個專用集成電路,使傳統(tǒng)的激光測距系統(tǒng)簡化成三個部分,激光器LD、接收PD和一片集成電路芯片。 本文設(shè)計的激光測距系統(tǒng)基于相位差式激光測距原理,綜合當(dāng)前所有的測相技術(shù),提出了一種基于FPGA的芯片運用DCM的動態(tài)移相功能實現(xiàn)相位差測量的方法。該方法實現(xiàn)起來方便快捷,無需復(fù)雜的過程計算,不僅能夠達(dá)到較高的測距精度,同時可以大大簡化外圍電路的設(shè)計,使測距系統(tǒng)達(dá)到最大程度的集成化,滿足了近年來激光測距系統(tǒng)向小型化和集成化方向發(fā)展的要求,除此,該方法還可以減少環(huán)境因素對測距誤差的影響,降低測距系統(tǒng)對測試環(huán)境的要求。本論文的創(chuàng)新點有: 1.基于方波實現(xiàn)激光的調(diào)制和發(fā)射,簡化了復(fù)雜的外圍電路設(shè)計; 2.激光測距的數(shù)據(jù)處理系統(tǒng)在一片F(xiàn)PGA芯片上實現(xiàn),便于系統(tǒng)的集成。 在基于DCM的激光測距方案中,本文詳細(xì)的敘述了利用DCM測相的基本原理,并給出了由相位信息得到距離信息的計算過程,然后將利用不同測尺測得的結(jié)果進(jìn)行合成,并最終將距離的二進(jìn)制信息轉(zhuǎn)換成十進(jìn)制顯示出來。本文以Xilinx公司Virtex-II Pro開發(fā)板做為開發(fā)平臺,通過編程和仿真驗證了該測距方案的可行性。在采用多次測量求平均值的情況下,該測距方案的測距精度可以達(dá)到3mm,測距量程可達(dá)100m。該方案設(shè)計新穎,可將整個的數(shù)據(jù)處理系統(tǒng)在FPGA芯片中實現(xiàn),為最終的專用集成芯片的設(shè)計打下了基礎(chǔ),有利于測距系統(tǒng)的集成單片化。

    標(biāo)簽: FPGA 激光測距 數(shù)據(jù)處理

    上傳時間: 2013-06-20

    上傳用戶:lili1990

  • 基于FPGA的全彩色LED同步顯示屏

    LED顯示屏作為一項高新科技產(chǎn)品正引起人們的高度重視,它以其動態(tài)范圍廣,亮度高,壽命長,工作性能穩(wěn)定而日漸成為顯示媒體中的佼佼者,現(xiàn)已廣泛應(yīng)用于廣告、證券、交通、信息發(fā)布等各方面,且隨著全彩屏顯示技術(shù)的日益完善,LED顯示屏有著廣闊的市場前景。 本文主要研究的對象為全彩色LED同步顯示屏控制系統(tǒng),提出了一個系統(tǒng)實現(xiàn)方案,整個系統(tǒng)分三部分組成:DVI解碼電路、發(fā)送系統(tǒng)以及接收系統(tǒng)。DVI解碼模塊用于從顯卡的DVI口獲取視頻源數(shù)據(jù),經(jīng)過T.D.M.S.解碼恢復(fù)出可供LED屏顯示的紅、綠、藍(lán)共24位像素數(shù)據(jù)和一些控制信號。發(fā)送系統(tǒng)用于將收到的數(shù)據(jù)流進(jìn)行緩存,經(jīng)處理后發(fā)送至以太網(wǎng)芯片進(jìn)行以太網(wǎng)傳輸。接收系統(tǒng)接收以太網(wǎng)上傳來的視頻數(shù)據(jù)流,經(jīng)過位分離操作后存入SRAM進(jìn)行緩存,再串行輸入至LED顯示屏進(jìn)行掃描顯示。然后,從多方面論述了該方案的可行性,仔細(xì)推導(dǎo)了LED顯示屏各技術(shù)參數(shù)之間的聯(lián)系及約束關(guān)系。 本課題采用可編程邏輯器件來完成系統(tǒng)功能,可編程邏輯器件具有高集成度、高速度、在線可編程等特點,不僅可以滿足高速圖像數(shù)據(jù)處理對速度的要求,而且增加了設(shè)計的靈活性,不需修改電路硬件設(shè)計,縮短了設(shè)計周期,還可以進(jìn)行在線升級。

    標(biāo)簽: FPGA LED 全彩色 同步顯示

    上傳時間: 2013-06-22

    上傳用戶:jennyzai

  • 基于FPGA的全數(shù)字激光測距信號處理

    激光測距是一種非接觸式的測量技術(shù),已被廣泛使用于遙感、精密測量、工程建設(shè)、安全監(jiān)測以及智能控制等領(lǐng)域。早期的激光測距系統(tǒng)在激光接收機(jī)中通過分立的單元電路處理激光發(fā)、收信號以測量光脈沖往返時間,使得開發(fā)成本高、電路復(fù)雜,調(diào)試?yán)щy,精度以及可靠性相對較差,體積和重量也較大,且沒有與其他儀器相匹配的標(biāo)準(zhǔn)接口,上述缺陷阻礙了激光測距系統(tǒng)的普及應(yīng)用。 本文針對激光測距信號處理系統(tǒng)設(shè)計了一套全數(shù)字集成方案,除激光發(fā)射、接收電路以外,將信號發(fā)生、信號采集、綜合控制、數(shù)據(jù)處理和數(shù)據(jù)傳輸五個部分集成為一塊專用集成電路。這樣就不再需要DA轉(zhuǎn)換和AD轉(zhuǎn)換電路和濾波處理等模塊,可以直接對信號進(jìn)行數(shù)字信號處理。與分立的單元電路構(gòu)成的激光測距信號處琿相比,可以大大降低激光測距系統(tǒng)的成本,縮短激光測距的研制周期。并且由于專用集成電路帶有標(biāo)準(zhǔn)的RS232接口,可以直接與通信模塊連接,構(gòu)成激光遙測實時監(jiān)控系統(tǒng),通過LED實時顯示測距結(jié)果。這樣使得激光測距系統(tǒng)只需由激光器LD、接收PD和一片集成電路組成即可,提出了橋梁的位移監(jiān)測技術(shù)方法,并設(shè)計出一種針對橋梁的位移監(jiān)測的具有既便攜、有效又經(jīng)濟(jì)實用的監(jiān)測樣機(jī)。 本文基于xil inx公司提供的開發(fā)環(huán)境(ise8.2)、和Virtex2P系列XC2VP30的開發(fā)版來設(shè)計的,提出一種基于方波的利用DCM(數(shù)字時鐘管理器)檢相的相位式測距方法;采用三把側(cè)尺頻率分別是30MHz、3MHz、lOkHz,對應(yīng)的測尺長度分別為5米、50米和15000米,對應(yīng)的精度分別為±0.02米、±0.5米和±5米。設(shè)計了一套激光測距全數(shù)字信號處理系統(tǒng)。為了證明本系統(tǒng)的準(zhǔn)確性,另外設(shè)計了一套利用延時的方法來模擬激光光路,經(jīng)過測試,證明利用DCM檢相的相位式測距方法對于橋梁的位移監(jiān)測是可行的,測量精度和測量結(jié)果也滿足設(shè)計方案要求。

    標(biāo)簽: FPGA 全數(shù)字 信號處理 激光測距

    上傳時間: 2013-06-12

    上傳用戶:fanboynet

  • 高速圖像采集系統(tǒng)的研究與設(shè)計

    圖像采集是數(shù)字化圖像處理的第一步,開發(fā)圖像采集平臺是視覺系統(tǒng)開發(fā)的基礎(chǔ)。視覺檢測的速度是視覺檢測要解決的關(guān)鍵技術(shù)之一,也是專用圖像處理系統(tǒng)設(shè)計所要完成的首要目標(biāo)

    標(biāo)簽: 高速圖像采集

    上傳時間: 2013-04-24

    上傳用戶:waitingfy

  • 基于FPGA的視頻運動目標(biāo)檢測系統(tǒng)

    視頻運動目標(biāo)檢測是數(shù)字視頻信號處理、分析應(yīng)用的一個重要領(lǐng)域,在民用和軍事上有著廣泛的應(yīng)用,實現(xiàn)可靠、快速的運動目標(biāo)檢測系統(tǒng)有著非常重要的意義。 本文詳細(xì)介紹了基于FPGA的視頻運動目標(biāo)檢測系統(tǒng)的軟硬件設(shè)計方法及其實現(xiàn)方案。首先介紹了視頻信號的分類和性質(zhì),在此基礎(chǔ)上,討論分析了當(dāng)前三種主要的運動目標(biāo)檢測算法的基本原理和優(yōu)缺點;然后對運動目標(biāo)檢測系統(tǒng)的硬件設(shè)計制定了詳細(xì)的方案,為系統(tǒng)的實現(xiàn)提供了穩(wěn)定良好的硬件平臺;最后,在前面分析研究的基礎(chǔ)上,詳細(xì)介紹了系統(tǒng)的FPGA硬件實現(xiàn)過程。 本文通過對視頻運動目標(biāo)檢測算法的分析研究,采用了一種改進(jìn)的幀間差分算法,并結(jié)合系統(tǒng)任務(wù),最終開發(fā)了一種基于Altera公司CYCLONE系列FPGA芯片的實時視頻運動目標(biāo)檢測系統(tǒng)。采用FPGA實現(xiàn)系統(tǒng)設(shè)計,可提高系統(tǒng)的處理速度,同時具有良好的靈活性和適應(yīng)性。實際應(yīng)用表明,本文所設(shè)計的運動目標(biāo)檢測系統(tǒng)能很好地檢測出運動目標(biāo),并具有較好的抗干擾能力。

    標(biāo)簽: FPGA 視頻運動 目標(biāo)檢測

    上傳時間: 2013-04-24

    上傳用戶:hustfanenze

主站蜘蛛池模板: 扎鲁特旗| 福泉市| 马山县| 莫力| 杭锦旗| 霍邱县| 阿勒泰市| 土默特右旗| 浦县| 太仓市| 大邑县| 南京市| 湾仔区| 讷河市| 兴国县| 固阳县| 安庆市| 罗定市| 涟源市| 马尔康县| 偏关县| 萍乡市| 普格县| 高清| 漳州市| 蚌埠市| 海阳市| 海城市| 泾川县| 理塘县| 越西县| 鄂托克旗| 彭山县| 南充市| 隆安县| 运城市| 临朐县| 沙雅县| 阜新市| 崇文区| 沈阳市|