有源電力濾波器（Active Power Filter，簡稱 APF）是近年來治理電力系統諧波污染的非常有效的裝置。眾所周知，電力電子裝置和非線性負載的廣泛使用，使諧波電流和無功電流大量注入電網，嚴重威脅電網和電氣設備的安全運行與正常使用，并且產生大量的能源浪費。隨著我國“十一五”規劃中關于建設節約型社會的戰略方針的提出，應用APF進行諧波和無功治理的研究工作將會有很廣闊的應用前景。 本文闡述了有源電力濾波器的基本原理，介紹了當前主要的幾種APF的分類以及電路拓撲結構，分別對三相三線和三相四線制APF的結構進行分析，建立了兩種數學模型，指出三相三線制APF在實際供電系統中應用的局限性。本文介紹了三種當前廣泛采用的電流控制方法和一種比較先進的空間矢量控制方法。對于APF系統的核心--諧波檢測，本文介紹了三種諧波檢測理論，著重對本文設計的APF所采用的瞬時無功功率理論進行詳細的理論分析，在MATLAB軟件中建立一個三相四線制基于瞬時無功功率理論的APF系統仿真模型，驗證瞬時無功功率理論的可行性。 在進行大量理論分析和驗證的基礎上，設計一臺采用單片機和DSP雙CPU的有源電力濾波器。硬件上設計單片機的時鐘電路、仿真器接口電路；設計DSP的時鐘電路，外接存儲器擴展電路；設計APF系統的電壓周期檢測電路，電流絕對值轉換電路等等。軟件上編寫單片機的主程序和中斷程序、DSP的主程序和啟動搬運程序，調試并給電進行實際測試和實驗分析。
上傳時間： 2013-04-24
上傳用戶：zuozuo1215
三相逆變器作為交流供電電源的主要部分，廣泛地應用于電動車、電力設備、產業設備、交通車輛等領域。逆變器的并聯控制技術以其廣泛的應用前景也得到越來越深入地研究。人們對逆變電源的要求越來越高，高性能、高可靠性的大功率逆變器就是當今逆變電源的發展趨勢之一。提高逆變電源容量主要有兩個途徑，設計大功率的逆變器和采用逆變器并聯技術實現電源模塊化。 為此，本文以兩臺400kVA組合式三相逆變器為對象，采用全數字化控制方式，主要研究了大功率三相逆變器的波形控制技術和并聯控制技術。本文圍繞大功率組合式三相逆變器，對其主電路結構、系統的數學模型、波形控制技術以及并聯系統模型、并聯控制方案進行了較為詳細的分析和研究。分析了適用于大功率的組合式三相逆變器結構，并給出了400kVA組合式三相逆變器的主電路設計。建立和分析了組合式三相逆變器在ABC、αβ、dq 坐標系下的數學模型。針對大功率組合式三相逆變器，采用在dq 坐標系下的三相電壓閉環統一控制方案。為了使大功率三相逆變器得到較好的輸出電壓波形質量，采用PID 瞬時值電壓反饋控制和重復控制并聯結合的控制方案。分析了PID 控制器和重復控制器的原理，并針對400kVA 三相逆變器的系統性能，給出了相應數字PID 控制器和重復控制器的設計。并利用Matlab 建立了系統的仿真模型，給出了理論研究結果。提出了有效提高系統動態性能的兩種方法：加負載電流前饋和動態過程中強制改變改變調制比。介紹了大功率三相逆變器的短路限流保護技術，提出了采用瞬時值限流電路和單獨的軟件限流環相結合的方案，保證大功率三相逆變器在短路時自動限流保護。對兩臺大功率三相逆變器組成的并聯系統的結構、環流特性及逆變器的輸出功率進行了分析。詳細分析了輸出阻抗特性不同時，逆變器環流和輸出功率分配的差異，得出了輸出阻抗對環流和功率影響的一般規律。針對大功率三相逆變器并聯系統，采用基于功率誤差的分散邏輯控制方案。分析了基于功率誤差的分散邏輯控制原理，逆變器輸出功率的檢測和母線信號綜合的脈寬調制原理。根據400kVA 三相逆變器并聯系統的輸出阻抗特性，采用了無功調節輸出電壓幅值和同步鎖相實現相位同步的并聯控制策略。 本文最后在兩臺400kVA組合式三相逆變器樣機上得到了實驗驗證。實驗結果進一步驗證了大功率三相逆變器的波形控制和并聯控制策略有效可行性。
上傳時間： 2013-07-03
上傳用戶：coolloo
電力電子系統的集成化是現今電力電子技術發展的趨勢，系統的模塊化和標準化技術是目前電力電子領域的重要研究方向。研究基于電力電子網絡的變流系統，對復雜電力電子裝置的系統級集成具有重要意義，是電力電子系統集成技術的基本組成部分。本文從變流系統的功率流和信息流雙重分布性的角度出發。對電力電子系統網絡（Power Electronics System Network，PES—Net）的模型和變流系統的通信需求進行分析，提出實時電力電子系統網絡（Real—time power electronics system network，RT—PES—Net）；并對基于新網絡的分布式控制及管理方案和模塊化軟件方案等內容進行系統的研究，提出基于棧操作的實時軟件構建方案。本文的研究將為變流系統的控制結構和軟件方案標準化提供參考和理論依據，為應用系統的集成提供解決方案。 復雜中大功率變流系統是網絡化分布式控制系統的應用對象。首先，論文以復雜系統為研究對象，分析了應用系統的功率流和信息流在空間結構上的對偶關系和雙重分布的特性；在電力電子集成模塊（Power Electronics Building Blocks，PEBB）的基礎上，研究了變流系統的網絡化分布式控制方案，并得出系統組構的初步構想，總結出適合復雜電力電子系統集成的標準化理論。 接著，論文對電力電子網絡模型進行了研究。分析了現有各類總線網絡和目前用于電力電子應用系統的網絡，從結構、速率和協議等各個方面將兩類網絡進行了系統的對比。明確了電力電子系統網絡（PES—Net）的定義，分析并總結復雜電力電子實時系統所需網絡必需具備的條件。根據現有網絡技術背景，綜合控制結構和網絡需求，提出了電力電子系統網絡（PES—Net）的模型。 為滿足變流系統的實時控制，論文對分布式控制結構的通信需求進行了研究。以網絡控制系統（Networked Control System，NCS）為背景，對變流器系統控制信息延時因素進行了分析；通過對典型電力電予系統的分析，歸納和總結了系統的控制功能和控制內容，對系統不同層次的控制任務進行了響應時間需求分析和網絡的分層配置；通過對仿真結果的分析，研究了應用系統內模塊控制信息延時對不同應用系統的性能影響和對開關頻率的限制。根據變流系統對控制延時的接受程度，將電力電子復雜系統歸為兩大類：1）零延時系統；2）定延時系統。針對上述兩類系統，論文給出了電力電子網絡（PES—Net）的通道容量和應用系統開關周期的計算方法。 論文對開放式、分布式的電力電子系統網絡（PES—Net）的硬件組成和同步方案進行了研究，提出新的實時網絡和系統級集成方案。根據主節點和從節點的控制任務需求，分別從功能和系統結構的角度對開放式網絡的硬件構成進行研究；根據控制系統的接口需求分析，對節點的通用性設計進行重點討論。針對網絡的同步問題，本文分析了簡單有效的解決方法，即基于數據結構的同步補償方案；此外，論文提出基于實時高速電力電子系統同絡（RT-PES-Net）的同步方案，研究適合變流器實時控制的網絡結構和相應的硬件配置。根據應用控制和通信系統所需的各種操作，論文對實時網絡的管理進行了討論，研究了信息幀管理和相應的硬件設置，并對各種工作模式下所需的通信時間進行了計算和比較。基于實時網絡系統及其管理方案，論文給出了組構以PEBB為基礎的變流系統的方案。 論文對基于RT-PES-Net的模塊化軟件方案進行了研究。首先，將控制軟件與功率硬件進行解耦，使得軟件設計與硬件部分分離。在分析電力電子軟件特性的前提下，論文提出基于棧操作的模塊化軟件方案，增加子程序實時構件的內聚性；對軟件模塊化的通用性進行研究，分析模塊接口參數和變量的申明和配置，并研究參數的定標，對構件進行分類；分析子程序實時構件在執行速度上的優點。論文對電力電子系統控制軟件（Powerr Electronics System Control Software，PES-CS）的組構和集成進行研究，簡化軟件主框架。 最后，論文分別對RT-PES-Net和模塊化軟件方案進行了相應的實驗研究和分析。論文對提出的實時電力電子系統網絡（RT-PES-Net）進行了通信實驗，將新網絡拓撲對變流系統的延時影響與舊網絡系統的延時影響進行比較，總結新網絡系統在控制實時性、提高開關頻率、網絡可擴展性和管理靈活度等方面的優勢。論文針對RT-PES-Net進行應用研究，驗證該網絡可解決網絡通信失步所造成的問題。論文對基于通用型實時構件和棧操作的模塊化軟件方案進行實驗驗證，為標準化軟件庫的建立和系統級集成提供參考方案。 網絡化的控制結構研究是復雜電力電子系統級集成研究的關鍵。本課題針對復雜變流系統提出了實時電力電子系統網絡（RT-PES-Net），并以該網絡為基礎對分布式控制結構及相應的網絡化管理方案和模塊化軟件方案展開一系列研究，為電力電子控制系統提供標準化、開放式的網絡參考體系，并以此結構來快速構建終端復雜變流系統，為實現標準的應用系統組構提供參考方案，有助于解決電力電子標準化推廣所面臨的難題。論文為應用系統的即插即用和動態重構提供了研究基礎，從而為最終實現復雜變流器的應用系統級集成提供系統化的理論和方法依據。同時，論文的研究開拓了電力電子系統集成和標準化研究的一個新方向。
上傳時間： 2013-06-15
上傳用戶：silenthink
永磁同步電機(PMSM)因其無需勵磁電流、運行效率和功率密度高,在交流調速系統中被廣泛的應用,但PMSM高性能的矢量控制需要精確的轉子位置和速度信號來實現磁場定向。在傳統控制中,一般采用機械式傳感器來檢測轉子位置和轉速,但是機械式傳感器存在諸如成本高、可靠性低、不易維護等問題,使得無速度/位置傳感器控制技術成為永磁同步電機控制中的熱點問題。雖然目前已有較多的研究成果,但是所采用的方法大多是基于電機基波方程的分析,一般不適用于低速甚至零速,并且對電機參數較為敏感,魯棒性差。本文正是為了解決這個問題,而采用高頻信號注入法實現轉子位置估算,這種方法適合于低速甚至零速,對電機參數的變化不敏感,魯棒性強。主要做了如下的工作： 首先詳細介紹了永磁同步電機三種基本結構,在建立了旋轉坐標系下永磁同步電機數學模型的基礎上敘述了其矢量控制原理,分析了各種現有的永磁同步電機無速度/位置傳感器控制策略；其次在永磁同步電機矢量控制的基礎上詳細討論了旋轉高頻電壓信號注入法與脈振高頻電壓信號注入法提取轉子位置的基本原理,并在此基礎上利用MATLAB/SIMULINK仿真工具建立了整個永磁同步電機無速度/位置傳感器矢量控制系統的模型,進行了仿真研究,仿真結果驗證了控制算法的正確性。最后利用TI公司推出的數字信號處理器DSP芯片TMS320F2812,實現了基于脈振高頻信號注入法的永磁同步電機無速度/位置傳感器的實驗運行,實驗結果驗證了這種方法適合于低速運行,對電機參數的變化不敏感,魯棒性強。
上傳時間： 2013-06-06
上傳用戶：Neal917
太陽能作為一種新型能源以其清潔、儲量大、無污染等優點使其利用越來越受到人們的重視,而光伏發電技術的應用更是人們普遍關注的焦點。本文主要研究了光伏并網發電系統的控制方法。由于目前光伏電池的價格高,轉換效率比較低,為了降低系統造價和有效的利用太陽能,對光伏并網系統的控制方法的研究顯得尤為重要。 本文針對光伏并網發電系統的特點,將其分為三部分進行研究。研究了光伏電池的工作原理及輸出特性,在此基礎上建立了其仿真模型。利用PSIM仿真軟件對不同環境及不同日照強度下的太陽能電池輸出特性進行了仿真。仿真與實測數據的對比驗證了其仿真模型的正確性,為后續的仿真奠定基礎。 光伏板的最大功率點的控制是實現光伏并網高效率的輸出的必要條件。采用基于模糊控制的方法求取最大功率點驅動boost升壓變換器,用以實現最大功率點跟蹤和控制。針對電導增量法和干擾法的不足,研究了基于模糊控制的方法。從仿真及實驗的結果均能看出系統的穩態功率損耗大大縮小,提高了其穩態性能。 闡述了并網逆變器的工作原理和控制策略。基于逆變控制方法的研究,對系統進行了仿真與實驗。其中控制方法采用電流滯環跟蹤控制。從仿真及實驗結果中可以看出實現了輸出功率因數為1的控制目標。 開發了光伏并網的實驗系統,設計了基于DSP的最大功率點控制系統和逆變并網系統。實驗結果表明,本文采用的控制策略和設計方法是可行有效的,主電路和控制電路的設計是合理的。
上傳時間： 2013-07-28
上傳用戶：yepeng139
隨著我國工業和國民經濟的快速發展，電網負荷急劇增加，特別是沖擊性、非線性負荷所占比重不斷加大，使得供電電壓發生波動和閃變，嚴重影響著電網的電能質量。根據國際電工委員會(IEC)電磁兼容(EMC)標準IEC61000-3-7以及國標GB12326-2000，電壓波動和閃變己成為衡量電能質量的重要指標。 電壓波動和閃變作為衡量電能質量的重要指標，能更直接、迅速地反映出電網的供電質量。然而，目前國內還沒有很好的電壓波動與閃變測量的數字信號處理方法。為此，論文在深入研究電壓波動和閃變測量技術的基礎上，提出一種基于Simulink/DSP Builder的數字信號處理的FPGA設計方法，利用DSP Builder工具將Simulink的模型文件(．mdl)轉化成通用的硬件描述語言VHDL文件，避免了VHDL語言手動編寫系統的煩瑣過程，從而能夠將更多精力集中于系統算法的優化上。該方法充分利用Matlab/Simulink系統建模的優勢，同時也能夠發揮FPGA并行執行速度快、測量精度高的優點。 論文首先介紹了電壓波動和閃變的基木概念、特征量，闡述了電壓波動與閃變的測量原理，分析比較了現有測量方法和裝置的特點和優劣。然后依據電壓波動與閃變測量的IEC標準以及國家標準，在對電壓波動與閃變測量模擬仿真的基礎上研究其數字化實現方法，即采用數字濾波的方式在Simulink/DSP Builder工具下設計電壓波動與閃變測量系統的數字模型。同時在ModelSim SE6.1d軟件下進行了系統功能仿真，并且在Altera公司的FPGA設計軟件QuartusⅡ6.0下進行了系統時序仿真。 仿真結果表明，基于Simulink/DSP Builder窗口化的數字信號處理的FPGA設計方案，設計簡單、快捷高效，能夠滿足電壓波動和閃變測量最初的系統設計要求，為進一步從事電壓波動和閃變測量研究提供了一種全新的設計理念，具有一定的理論與現實意義。
上傳時間： 2013-07-10
上傳用戶：笨小孩
人臉自動識別技術是模式識別、圖像處理等學科的一個最熱門研究課題之一。隨著社會的發展,各方面對快速有效的自動身份驗證的要求日益迫切，而人臉識別技術作為各種生物識別技術中最重要的方法之一，已經越來越多的受到重視。對于具有實時，快捷，低誤識率的高性能算法以及對算法硬件加速的研究也逐漸展開。 本文詳細分析了智能人臉識別算法原理，發展概況和前景，包括人臉檢測算法，人眼定位算法，預處理算法，PCA和ICA 算法，詳細分析了項目情況，系統劃分，軟硬件平臺的資源和使用。并在ISE軟件平臺上，用硬件描述語言(verilog HDL)對算法部分嚴格按照FPGA代碼風格進行了RTL 硬件建模，并對C++算法進行了優化處理，通過仿真與軟件算法結果進行比對，評估誤差，最后在VirtexII Pro FPGA 上進行了綜合實現。 主要研究內容如下： 首先，對硬件平臺xilinx的VirtexII Pro FPGA 上的系統資源進行了描述和研究，對存儲器sdram,RS-232 串口，JTAG 進行了研究和調試，對Coreconnect的OPB總線仲裁機理進行了兩種算法的比較，RTL 設計，仿真和綜合。利用ISE和VC++軟件平臺，對verilog和C++算法進行同步比較測試，使每步算法對應正確的結果。對軟硬件平臺的合理使用使得在項目中能盡可能多的充分利用硬件資源，制板時正確選型，以及加快設計和調試進度。其次，對人臉識別算法流程中的人臉檢測，人眼定位，預處理，識別算法分別進行了比較研究，選取其中各自性能最好的一種算法對其原理進行了分析討論。人臉檢測采用adaboost 算法，因其速度和精度的綜合性能表現優異。人眼定位采用小塊合并算法，因為它具有快速，準確，弱時實的特點。預處理算法采用直方圖均衡加平滑的算法，簡單，高效。 識別算法采用PCA 加ICA 算法，它能最大的弱化姿態和光照對人臉識別的影響。 最后，使用Verilog HDL 硬件描述語言進行算法的RTL 建模，在C++算法的基礎上，保證原來效果的前提下，根據FPGA 硬件特點對算法進行了優化。視頻輸入輸出是人臉識別的前提，它提供FPGA 上算法需要處理的數據，預處理算法在C++算法的基礎上進行了優化，最大的減少了運算量，提高了運算速度，16 位計算器模塊使得在算法實現時可以根據系統要求，在FPGA的ip 核和自己設計的模塊之間選擇性能更好的一個來調用，FIFO的設計提供同步和異步時鐘域的數據緩存。設計在ISE和VC++軟件平臺同時進行，隨時對verilog和C++數據進行監測和比對。全部設計模塊通過仿真，達到預定的性能要求，并在FPGA 上綜合實現。
上傳時間： 2013-07-13
上傳用戶：李夢晗
Scaler是平板顯示器件(FPD，Flat Panel Display)中的重要組成部分，它將輸入源圖像信號轉換成與顯示屏固定分辨率一致的信號，并控制其顯示在顯示屏上。本文在研究圖像縮放算法和scaler在FPD中工作過程的基礎上，采用自上而下(Top-down)的設計方法，給出了scaler的設計及FPGA驗證。該scaler支持不同分辨率圖像的縮放，且縮放模式可調，也可以以IP core的形式應用于相關圖像處理芯片中。 圖像縮放內核是scaler的核心部分，它是scaler中的主要運算單元，完成圖像縮放的基本功能，它所采用的核心算法以及所使用的結構設計決定著縮放性能的優劣，也是控制芯片成本的關鍵。因此，本文從縮放內核的結構入手，對scaler的總體結構進行了設計；通過對圖像縮放中常用算法的深入研究提出了一種新的優化算法——矩形窗縮放算法，并對其計算進行分析和簡化，降低了計算的復雜度。FPGA設計中，采用列縮放與行縮放分開處理的結構，使用雙口RAM作為兩次縮放間的數據緩沖區。使用這種結構的優勢在于：行列縮放可以同時進行，數據處理的可靠性高、速度快：內核結構簡單明了,數據緩沖區大小合適，便于設計。此外，本文還介紹了其他輔助模塊的設計，包括DVI接口信號處理模塊、縮放參數計算與控制模塊以及輸出信號檢測與時序濾波模塊。 本設計使用Verilog HDL對各模塊進行了RTL級描述，并使用Quartus II7.2進行了邏輯仿真，最后使用Altera公司的FPGA芯片來進行驗證。通過邏輯驗證和系統仿真，證明該scaler的設計達到了預期的目標。對于不同分辨率的圖像，均可以在顯示屏上得到穩定的顯示。
上傳時間： 2013-05-30
上傳用戶：xiaowei314
本文著重研究用現場可編程門陣列(FPGA)來開發設計精插補芯片。選用Altera公司的Cyclone系列的EP1C3T144C8芯片設計了逐點比較法，數字積分法和比較積分法三種經典插補算法，并對各種算法模塊進行了仿真驗證。又設計了三個算法選通信號，將三種算法模塊綜合成了一個整電路。 在完成了FPGA內部三種算法的實現后，設計以一個STC單片機為粗插補處理器的FPGA實驗開發系統，并制作了PCB板。實驗開發系統板中設計了單片機程序下載和的FPGA下載配置電路，并且配有FPGA專用配置芯片，能實現FPGA上電自動配置。可用該實驗系統板進行精插補芯片的設計與開發，以及對所完成設計的功能進行驗證。 為驗證所設計芯片的插補功能，編寫了單片機粗插補程序，將產生的粗插補坐標增量發給FPGA進行插補實驗，得到了理想的插補輸出脈沖。又編寫了單片機脈沖處理程序，讀回了FPGA的輸出脈沖，并由串口發送給PC機。最后通過編寫PC機的串口通信程序以及根據插補脈沖繪圖的程序，把FPGA的輸出脈沖繪制成了插補軌跡圖形。 最終繪圖結果顯示，在20M輸入時鐘頻率下，由插補脈沖生成的插補軌跡圖形正確，驗證了本文設計的三種插補算法功能的正確性。本設計插補芯片達到了高速插補功能要求。
上傳時間： 2013-04-24
上傳用戶：zgu489
“計算機組成原理”是計算機專業的一門核心課程。傳統的計算機組成原理實驗是在指令格式、尋址方式、運算器、控制器、存儲器等都相對固定的情況下進行，學生主要進行功能實現和驗證，缺少自主設計和創新過程。 為改變這種狀況，須更新現有的計算機組成原理實驗系統。采用FPGA芯片作為載體，使用EDA開發工具，用硬件描述語言實現不同的硬件邏輯，再與硬件的輸入輸出接口線路相連，最終組成一臺可用于組成實驗教學的完整計算機系統。這期間學生將掌握組成原理實驗系統的各個部件的功能及其相互之間如何協作。本實驗系統能夠讓學生完成有關計算機組成原理的部件實驗和整機實驗：部件實驗包括加法器、乘法器、除法器、算術邏輯運算單元、控制器、存儲器等；整機實驗可以獨立實現各部件的功能描述。該系統能夠幫助學生鞏固課堂知識并增強設計能力。 為實現上述目的，依據EDA技術的開發流程和方法，建立了一個完整的體系，其中包括控制模塊、內存模塊、運算器模塊、通用寄存器組及其控制部件、程序計數器、地址寄存器、指令寄存器、時序部件、數據控制部件、狀態值控制部件，以及為幫學生調試而專門設計的輸出觀察部件。在Quartus Ⅱ開發環境下，使用Altera公司FPGA芯片，采用VHDL，語言設計并實現了上述模塊。經過仿真測試，所實現的各功能模塊作為獨立部件時能完成各自功能：而將這些部件組合起來的整機系統，可以執行程序段和進行各種運算處理，達到了設計要求。
上傳時間： 2013-06-01
上傳用戶：hebmuljb
