亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > 可編程邏輯 > Xilinx FPGA全局時鐘資源的使用方法

Xilinx FPGA全局時鐘資源的使用方法

  • 資源大小:25 K
  • 上傳時間: 2013-11-20
  • 上傳用戶:kxjs2007
  • 資源積分:2 下載積分
  • 標      簽: Xilinx FPGA 全局時鐘資源

資 源 簡 介

目前,大型設計一般推薦使用同步時序電路。同步時序電路基于時鐘觸發沿設計,對時鐘的周期、占空比、延時和抖動提出了更高的要求。為了滿足同步時序設計的要求,一般在FPGA設計中采用全局時鐘資源驅動設計的主時鐘,以達到最低的時鐘抖動和延遲。 FPGA全局時鐘資源一般使用全銅層工藝實現,并設計了專用時鐘緩沖與驅動結構,從而使全局時鐘到達芯片內部的所有可配置單元(CLB)、I/O單元 (IOB)和選擇性塊RAM(Block Select RAM)的時延和抖動都為最小。為了適應復雜設計的需要,Xilinx的FPGA中集成的專用時鐘資源與數字延遲鎖相環(DLL)的數目不斷增加,最新的 Virtex II器件最多可以提供16個全局時鐘輸入端口和8個數字時鐘管理模塊(DCM)。與全局時鐘資源相關的原語常用的與全局時鐘資源相關的Xilinx器件原語包括:IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等,如圖1所示。

 

相 關 資 源

主站蜘蛛池模板: 民勤县| 深泽县| 齐齐哈尔市| 堆龙德庆县| 渝北区| 莱州市| 万安县| 呼和浩特市| 方正县| 巨野县| 麻江县| 盱眙县| 天长市| 吉安市| 蒙自县| 达孜县| 天镇县| 城固县| 崇仁县| 新巴尔虎左旗| 溧阳市| 南华县| 广饶县| 金沙县| 达拉特旗| 叶城县| 孟村| 庄河市| 陵川县| 芜湖市| 石柱| 桂东县| 凤阳县| 墨玉县| 邻水| 资中县| 漳平市| 八宿县| 读书| 夏津县| 恩施市|