相 關(guān) 資 源

• verilog語言中wire與reg的區(qū)別以及inout使用免費(fèi)下載

  資源簡介：wire和reg的用法以及inout的相關(guān)問題

  標(biāo)簽： verilog inout wire reg

  上傳時(shí)間： 2013-11-05

  上傳用戶：zgu489

• verilog語言中wire與reg的區(qū)別以及inout使用免費(fèi)下載

  資源簡介：wire和reg的用法以及inout的相關(guān)問題

  標(biāo)簽： verilog inout wire reg

  上傳時(shí)間： 2013-10-10

  上傳用戶：wd450412225

• verilog HDL中wire和reg的區(qū)別免費(fèi)下載

  資源簡介：fpga

  標(biāo)簽： verilog wire HDL reg

  上傳時(shí)間： 2013-10-11

  上傳用戶：q3290766

• verilog HDL中wire和reg的區(qū)別免費(fèi)下載

  資源簡介：fpga

  標(biāo)簽： verilog wire HDL reg

  上傳時(shí)間： 2013-11-06

  上傳用戶：攏共湖塘

• 分析C中堆和棧的區(qū)別免費(fèi)下載

  資源簡介：分析C中堆和棧的區(qū)別，看了本篇搞清楚兩者區(qū)別不是問題

  標(biāo)簽： 分 棧

  上傳時(shí)間： 2017-05-12

  上傳用戶：zhouli

• 用VHADL和verilog HDL實(shí)現(xiàn)帶進(jìn)位的8位加減法器。免費(fèi)下載

  資源簡介：用VHADL和verilog HDL實(shí)現(xiàn)帶進(jìn)位的8位加減法器。

  標(biāo)簽： verilog VHADL HDL 8位

  上傳時(shí)間： 2016-07-12

  上傳用戶：bruce

• 從算法設(shè)計(jì)到硬線邏輯的實(shí)現(xiàn)：復(fù)雜數(shù)字邏輯系統(tǒng)的verilog HDL設(shè)計(jì)技術(shù)和方法免費(fèi)下載

  資源簡介：從算法設(shè)計(jì)到硬線邏輯的實(shí)現(xiàn)：復(fù)雜數(shù)字邏輯系統(tǒng)的verilog HDL設(shè)計(jì)技術(shù)和方法，結(jié)合DSP算法介紹verilog HDL 設(shè)計(jì)。

  標(biāo)簽： verilog HDL 算法設(shè)計(jì) 數(shù)字邏輯

  上傳時(shí)間： 2016-12-16

  上傳用戶：xiaohuanhuan

• verilog HDL 在QUARTUS II下的編譯和仿真順序免費(fèi)下載

  資源簡介：verilog HDL 在QUARTUS II下的編譯和仿真順序

  標(biāo)簽： verilog QUARTUS HDL 編譯

  上傳時(shí)間： 2014-01-14

  上傳用戶：aix008

• verilog HDL中關(guān)于賦值語句的ppt免費(fèi)下載

  資源簡介：verilog HDL中關(guān)于賦值語句的ppt

  標(biāo)簽： verilog HDL

  上傳時(shí)間： 2017-08-23

  上傳用戶：ccclll

• 堆和棧的區(qū)別 一、預(yù)備知識(shí)—程序的內(nèi)存分配 一個(gè)由c/C++編譯的程序占用的內(nèi)存分為以下幾個(gè)部分 1、棧區(qū)（stack）— 由編譯器自動(dòng)分配釋放免費(fèi)下載

  資源簡介：堆和棧的區(qū)別 一、預(yù)備知識(shí)—程序的內(nèi)存分配 一個(gè)由c/C++編譯的程序占用的內(nèi)存分為以下幾個(gè)部分 1、棧區(qū)（stack）— 由編譯器自動(dòng)分配釋放 ，存放函數(shù)的參數(shù)值，局部變量的值等。其操作方式類似于數(shù)據(jù)結(jié)構(gòu)中的棧。 2、堆區(qū)（heap） — 一般由程序員分配釋...

  標(biāo)簽： stack 棧 分 程序

  上傳時(shí)間： 2013-12-23

  上傳用戶：yzhl1988

• 用verilog HDL實(shí)現(xiàn)I2C Master Controller 的設(shè)計(jì)免費(fèi)下載

  資源簡介：用verilog HDL實(shí)現(xiàn)I2C Master Controller 的設(shè)計(jì)，包括主程序設(shè)計(jì)和測試程序設(shè)計(jì)

  標(biāo)簽： Controller verilog Master HDL

  上傳時(shí)間： 2014-01-04

  上傳用戶：tonyshao

• layout中電源和地的處理免費(fèi)下載

  資源簡介：layout中電源和地的處理 詳細(xì)介紹的Layout布線中電源和電源地的分割方法,對于高速布線有很大的

  標(biāo)簽： layout 電源

  上傳時(shí)間： 2013-06-24

  上傳用戶：neibuzhuzu

• 詳細(xì)介紹了CPLD和FPGA的區(qū)別免費(fèi)下載

  資源簡介：詳細(xì)介紹了CPLD和FPGA的區(qū)別，對新手理解FPGA和CPLD有極大的幫助。

  標(biāo)簽： CPLD FPGA 詳細(xì)介紹

  上傳時(shí)間： 2013-08-26

  上傳用戶：天空說我在

• layout中電源和地的處理免費(fèi)下載

  資源簡介：layout中電源和地的處理

  標(biāo)簽： layout 電源

  上傳時(shí)間： 2013-11-13

  上傳用戶：xiaozhiqban

• layout中電源和地的處理免費(fèi)下載

  資源簡介：layout中電源和地的處理

  標(biāo)簽： layout 電源

  上傳時(shí)間： 2013-11-05

  上傳用戶：wangjin2945

• wap協(xié)議中wml和script的中文文檔免費(fèi)下載

  資源簡介：wap協(xié)議中wml和script的中文文檔

  標(biāo)簽： script wap wml 協(xié)議

  上傳時(shí)間： 2013-12-05

  上傳用戶：熊少鋒

• 想知道Debug和Release的區(qū)別嗎？免費(fèi)下載

  資源簡介：想知道Debug和Release的區(qū)別嗎？

  標(biāo)簽： Release Debug

  上傳時(shí)間： 2014-11-17

  上傳用戶：阿四AIR

• 詳細(xì)介紹了DES和RSA2算法描述,以及他們的實(shí)現(xiàn)的有關(guān)代碼和他們的區(qū)別免費(fèi)下載

  資源簡介：詳細(xì)介紹了DES和RSA2算法描述,以及他們的實(shí)現(xiàn)的有關(guān)代碼和他們的區(qū)別

  標(biāo)簽： RSA2 DES 詳細(xì)介紹 算法

  上傳時(shí)間： 2014-01-25

  上傳用戶：ayfeixiao

• 統(tǒng)計(jì)字符串中字母和數(shù)字的個(gè)數(shù)免費(fèi)下載

  資源簡介：統(tǒng)計(jì)字符串中字母和數(shù)字的個(gè)數(shù)，對自學(xué)匯編的人會(huì)有幫助的，其中有如何輸入字符串，如何輸出兩位數(shù)．

  標(biāo)簽： 字符串 字母 數(shù)字

  上傳時(shí)間： 2015-04-16

  上傳用戶：caozhizhi

• 本課件是本人多年來教學(xué)實(shí)踐中積累和制作的《操作系統(tǒng)》這門課程的教學(xué)課件（ppt格式）免費(fèi)下載

  資源簡介：本課件是本人多年來教學(xué)實(shí)踐中積累和制作的《操作系統(tǒng)》這門課程的教學(xué)課件（ppt格式），使用多次學(xué)生反映較好，有較高實(shí)用價(jià)值。

  標(biāo)簽： 教學(xué)實(shí)踐 操作系統(tǒng) 積累

  上傳時(shí)間： 2015-06-21

  上傳用戶：dongqiangqiang

• 硬件描述語言,verilog HDL,實(shí)現(xiàn)了解碼器的設(shè)計(jì)免費(fèi)下載

  資源簡介：硬件描述語言,verilog HDL,實(shí)現(xiàn)了解碼器的設(shè)計(jì)

  標(biāo)簽： verilog HDL 硬件描述語言 解碼器

  上傳時(shí)間： 2013-12-22

  上傳用戶：sclyutian

• iostream.h和iiostream的區(qū)別iostream .h和iiostream的區(qū)別iostream .h和iiostream的區(qū)別iostream .h和iiostream的區(qū)別免費(fèi)下載

  資源簡介：iostream.h和iiostream的區(qū)別iostream .h和iiostream的區(qū)別iostream .h和iiostream的區(qū)別iostream .h和iiostream的區(qū)別

  標(biāo)簽： iiostream iostream

  上傳時(shí)間： 2013-12-30

  上傳用戶：ljmwh2000

• sphe8202l.rar 8202s和8202l的區(qū)別表免費(fèi)下載

  資源簡介：sphe8202l.rar 8202s和8202l的區(qū)別表，很實(shí)用

  標(biāo)簽： 8202s 8202l sphe 8202

  上傳時(shí)間： 2014-01-11

  上傳用戶：huql11633

• PWM verilog HDL原碼和底層C驅(qū)動(dòng)免費(fèi)下載

  資源簡介：PWM verilog HDL原碼和底層C驅(qū)動(dòng)，即測試程序，可直接使用

  標(biāo)簽： verilog PWM HDL 底層

  上傳時(shí)間： 2013-12-19

  上傳用戶：ggwz258

• 主要在于在JXTA架構(gòu)的基礎(chǔ)上構(gòu)建一個(gè)P2P的即時(shí)通信息 通。利用P2P非中心性和動(dòng)態(tài)性的特征為即時(shí)通信服務(wù)免費(fèi)下載

  資源簡介：主要在于在JXTA架構(gòu)的基礎(chǔ)上構(gòu)建一個(gè)P2P的即時(shí)通信息 通。利用P2P非中心性和動(dòng)態(tài)性的特征為即時(shí)通信服務(wù)，在即時(shí)通信的過程中，在發(fā)送端對消息進(jìn)行加密，在接收端再對加密的消息解密，消息在JXTA網(wǎng)絡(luò)中 是以匿名方式的方式進(jìn)行傳輸?shù)模箶?shù)據(jù)傳輸更加安全。

  標(biāo)簽： P2P JXTA 即時(shí)通信 架構(gòu)

  上傳時(shí)間： 2013-12-01

  上傳用戶：huql11633

• java和asp的區(qū)別免費(fèi)下載

  資源簡介：java和asp的區(qū)別，是我在網(wǎng)上照的很好的資料，里面有很詳細(xì)的介紹的

  標(biāo)簽： java asp

  上傳時(shí)間： 2014-12-05

  上傳用戶：磊子226

• verilog HDL Synthesis, A Practical Primer 學(xué)習(xí)verilog HDL一本很不錯(cuò)的英文書免費(fèi)下載

  資源簡介：verilog HDL Synthesis, A Practical Primer 學(xué)習(xí)verilog HDL一本很不錯(cuò)的英文書，比較透徹

  標(biāo)簽： verilog HDL Synthesis Practical

  上傳時(shí)間： 2016-01-19

  上傳用戶：hongmo

• 詳細(xì)介紹了CPLD和FPGA的區(qū)別免費(fèi)下載

  資源簡介：詳細(xì)介紹了CPLD和FPGA的區(qū)別，對新手理解FPGA和CPLD有極大的幫助。

  標(biāo)簽： CPLD FPGA 詳細(xì)介紹

  上傳時(shí)間： 2013-11-28

  上傳用戶：杜瑩12345

• 數(shù)據(jù)結(jié)構(gòu)中棧和隊(duì)列的基本算法以及應(yīng)用,帶FLASH演示順序棧演示,以及一些習(xí)題.免費(fèi)下載

  資源簡介：數(shù)據(jù)結(jié)構(gòu)中棧和隊(duì)列的基本算法以及應(yīng)用,帶FLASH演示順序棧演示,以及一些習(xí)題.

  標(biāo)簽： FLASH 棧 數(shù)據(jù)結(jié)構(gòu) 隊(duì)列

  上傳時(shí)間： 2013-12-18

  上傳用戶：sxdtlqqjl

• matlab程序中圖形和圖像的處理免費(fèi)下載

  資源簡介：matlab程序中圖形和圖像的處理，pdf格式。

  標(biāo)簽： matlab 程序 圖形 圖像

  上傳時(shí)間： 2014-02-20

  上傳用戶：exxxds