V5-AFX-FF1136-Schematics
資源簡介：V5-AFX-FF1136-Schematics
上傳時間： 2013-10-29
上傳用戶：二十八號
資源簡介：V5-AFX-FF1136-Schematics
上傳時間： 2013-10-20
上傳用戶：dengzb84
資源簡介：Virtex-5, Spartan-DSP FPGAs Application Note This application note demonstrates how efficient implementations of Digital Up Converters(DUC) and Digital Down Converters (DDC) can be done by leveraging the Xilinx DSP IPportfolio for increased...
上傳時間： 2013-10-23
上傳用戶：raron1989
資源簡介：Virtex?-5 器件包括基于第二代高級硅片組合模塊 (ASMBL?) 列架構(gòu)的多平臺 FPGA 系列。集成了為獲得最佳性能、更高集成度和更低功耗設(shè)計的若干新型架構(gòu)元件，Virtex-5 器件達到了比以往更高的系統(tǒng)性能水平。
上傳時間： 2013-10-29
上傳用戶：long14578
資源簡介：? 由于Virtex-5 器件的基礎(chǔ)架構(gòu)與以往的FPGA 器件不同，因此，要為特定設(shè)計選擇合適的Virtex-5 器件并非易事。大多數(shù)情況下，設(shè)計應(yīng)采用類似的陣列大小（器件數(shù)量）并且比以前的目標器件至少低一個速度級別（如從中速級別到慢速級別）。但是，這種建議對于...
上傳時間： 2013-10-18
上傳用戶：yuyizhixia
資源簡介：The LogiCORE? GTP Wizard automates the task of creating HDL wrappers to configure the high-speed serial GTP transceivers in Virtex?-5 LXT and SXT devices. The menu-driven interface allows one or more GTP transceivers to be configured usin...
上傳時間： 2013-10-23
上傳用戶：leyesome
資源簡介：UG203-Virtex-5 PCB設(shè)計指南
上傳時間： 2014-01-23
上傳用戶：sc965382896
資源簡介：UG190 Virtex-5 用戶指南
上傳時間： 2013-11-23
上傳用戶：1583060504
資源簡介：Virtex?-5 器件包括基于第二代高級硅片組合模塊 (ASMBL?) 列架構(gòu)的多平臺 FPGA 系列。集成了為獲得最佳性能、更高集成度和更低功耗設(shè)計的若干新型架構(gòu)元件，Virtex-5 器件達到了比以往更高的系統(tǒng)性能水平。
上傳時間： 2013-10-19
上傳用戶：giraffe
資源簡介：? 由于Virtex-5 器件的基礎(chǔ)架構(gòu)與以往的FPGA 器件不同，因此，要為特定設(shè)計選擇合適的Virtex-5 器件并非易事。大多數(shù)情況下，設(shè)計應(yīng)采用類似的陣列大小（器件數(shù)量）并且比以前的目標器件至少低一個速度級別（如從中速級別到慢速級別）。但是，這種建議對于...
上傳時間： 2013-11-02
上傳用戶：zhuyibin
資源簡介：The LogiCORE? GTP Wizard automates the task of creating HDL wrappers to configure the high-speed serial GTP transceivers in Virtex?-5 LXT and SXT devices. The menu-driven interface allows one or more GTP transceivers to be configured usin...
上傳時間： 2013-10-20
上傳用戶：dave520l
資源簡介：UG203-Virtex-5 PCB設(shè)計指南
上傳時間： 2013-10-16
上傳用戶：helmos
資源簡介：UG190 Virtex-5 用戶指南
上傳時間： 2015-01-02
上傳用戶：xiaohanhaowei
資源簡介：XAPP858 - 利用 Virtex-5 FPGA 實現(xiàn)的高性能 DDR2 SDRAM 接口數(shù)據(jù)采集 本應(yīng)用指南描述了用于實現(xiàn) 667 Mbps（333 MHz）高性能 DDR2 SDRAM 接口的控制器和數(shù)據(jù)采集的技巧。 本數(shù)據(jù)采集技巧使用了輸入串行器/解串器（ISERDES）和輸出串行器/解串器（OSERDES）的...
上傳時間： 2014-01-19
上傳用戶：sk5201314
資源簡介：Virtex™ -5 系列提供 FPGA 市場中最新最強大的功能。Virtex-5 系列采用第二代 ASMBL™ （高級硅片組合模塊）列式架構(gòu)， 包含四種截然不同的平臺（子系列），比此前任何 FPGA 系列提供的選擇范圍都大。每種平臺都包含不同的功能配比，以滿 足諸多高級...
上傳時間： 2017-04-03
上傳用戶：myworkpost
資源簡介：隨著現(xiàn)代DSP、FPGA等數(shù)字芯片的信號處理能力不斷提高，基于軟件無線電技術(shù)的現(xiàn)代通信與信息處理系統(tǒng)也得到了更為廣泛的應(yīng)用。軟件無線電的基本思想是以一個通用、標準、模塊化的硬件系統(tǒng)作為其應(yīng)用平臺，把盡可能多的無線及個人通信和信號處理的功能用軟件來...
上傳時間： 2013-05-17
上傳用戶：wangchong
資源簡介：現(xiàn)代社會信息量爆炸式增長，由于網(wǎng)絡(luò)、多媒體等新技術(shù)的發(fā)展，用戶對帶寬和速度的需求快速增加。并行傳輸技術(shù)由于時鐘抖動和偏移，以及PCB布線的困難，使得傳輸速率的進一步提升面臨設(shè)計的極限；而高速串行通信技術(shù)憑借其帶寬大、抗干擾性強和接口簡單等優(yōu)勢...
上傳時間： 2013-04-24
上傳用戶：戀天使569
資源簡介：隨著GPS(Global Positioning System)技術(shù)的不斷發(fā)展和成熟，其全球性、全天候、低成本等特點使得GPS接收機的用戶數(shù)量大幅度增加，應(yīng)用領(lǐng)域越來越廣。但由于定位過程中各種誤差源的存在，單機定位精度受到影響。目前常從兩個方面考慮減小誤差提高精度：①用高...
上傳時間： 2013-04-24
上傳用戶：二驅(qū)蚊器
資源簡介：隨著數(shù)字電視全國范圍丌播時間表的臨近，數(shù)字電視技術(shù)得到很大發(fā)展，數(shù)字電視信號在信源基帶數(shù)據(jù)和信道傳輸?shù)确矫嬉呀?jīng)進一步標準化，數(shù)字電視傳播途徑也越來越廣，在衛(wèi)星、地面及有線電視網(wǎng)中傳輸數(shù)字電視信號得到迅速發(fā)展。借著2008年奧運的東風(fēng)，數(shù)字電視領(lǐng)...
上傳時間： 2013-04-24
上傳用戶：jiangfire
資源簡介：The exacting technological demands created byincreasing bandwidth requirements have given riseto significant advances in FPGA technology thatenable engineers to successfully incorporate highspeedI/O interfaces in their designs. One aspect o...
上傳時間： 2013-10-22
上傳用戶：1234xhb
資源簡介：摘要：本文簡要介紹了Xilinx最新的EDK9.1i和ISE9.1i等工具的設(shè)計使用流程，最終在采用65nm工藝級別的Xilinx Virtex-5 開發(fā)板ML505 上同時設(shè)計實現(xiàn)了支持TCP/IP 協(xié)議的10M/100M/1000M 的三態(tài)以太網(wǎng)和千兆光以太網(wǎng)的SOPC 系統(tǒng),并對涉及的關(guān)鍵技術(shù)進行了說明。關(guān)...
上傳時間： 2013-10-14
上傳用戶：sun_pro12580
資源簡介：The exacting technological demands created byincreasing bandwidth requirements have given riseto significant advances in FPGA technology thatenable engineers to successfully incorporate highspeedI/O interfaces in their designs. One aspect o...
上傳時間： 2013-11-07
上傳用戶：wanghui2438
資源簡介：摘要：本文簡要介紹了Xilinx最新的EDK9.1i和ISE9.1i等工具的設(shè)計使用流程，最終在采用65nm工藝級別的Xilinx Virtex-5 開發(fā)板ML505 上同時設(shè)計實現(xiàn)了支持TCP/IP 協(xié)議的10M/100M/1000M 的三態(tài)以太網(wǎng)和千兆光以太網(wǎng)的SOPC 系統(tǒng),并對涉及的關(guān)鍵技術(shù)進行了說明。關(guān)...
上傳時間： 2013-10-28
上傳用戶：DE2542
資源簡介：在FPGA系統(tǒng)設(shè)計中，要達到性能最大化需要平衡具有混合性能效率的元器件，包括邏輯構(gòu)造(fabric)、片上存儲器、DSP和I/O帶寬。在本文中，我將向你解釋怎樣能在追求更高系統(tǒng)級性能的過程中受益于Xilinx® 的Virtex™ -5 FPGA構(gòu)建模塊，特別是新的ExpressFa...
上傳時間： 2015-08-29
上傳用戶：thesk123
資源簡介：Thumbs.db
上傳時間： 2013-05-17
上傳用戶：eeworm
資源簡介：摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計方案, 改進了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行...
上傳時間： 2013-11-06
上傳用戶：smallfish
資源簡介：摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計方案, 改進了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行...
上傳時間： 2013-10-13
上傳用戶：lml1234lml
資源簡介：SRL16是Virtex器件中的一個移位寄存器查找表。它有4個輸入用來選擇輸出序列的長度。使用XCV50-6器件實現(xiàn)，共占用5個Slice。用來生成gold碼。
上傳時間： 2015-06-16
上傳用戶：水中浮云
資源簡介：精通GUI圖形界面編程MATLAB
上傳時間： 2013-05-15
上傳用戶：eeworm
資源簡介：8051單片機初學(xué)實驗教程1～5 DOC版
上傳時間： 2013-07-12
上傳用戶：eeworm
