相 關 資 源

• verilog可綜合與不可綜合語句概述免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• verilog可綜合與不可綜合語句概述免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 44個vhdl實例 注1： 含有不可綜合語句免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 注1： 含有不可綜合語句免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• verilog 不可綜合語句免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• verilog 不可綜合語句免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• FPGA不可綜合免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• HDL的可綜合設計簡介免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• HDL的可綜合設計簡介免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 可綜合的verilogHDL設計實例免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• verilog語言編寫可綜合FIFO。簡單實用免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 用verilog語言實現了全加器,可綜合可仿真通過免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 用verilog語言實現了J-K觸發器,可綜合可仿真通過免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 有限狀態機和可綜合風格的verilog HDL免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 可綜合的verilog語法（劍橋大學免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 可綜合的verilog語法免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 可綜合的verilog編碼免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• verilog HDL程序設計教程,以可綜合的設計為重點免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• Synthesizable Verilo---syntax and semantics一本很好的關于verilog可綜合設計的參考書免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 一個可綜合的串并轉換接口verilog源代碼免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 硬件描述語言：怎么樣寫狀態機（英文）。可綜合風格的狀態機寫法免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 拿verilog和vhdl編寫的串口通信代碼(可綜合)免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 一個可綜合的同步FIFO的verilog源代碼免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 可綜合verilog風格,英文版,50頁.初學必讀.免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• verilog源代碼 王金明教程用的配套代碼和一些可綜合代碼免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• Uart verilog 代碼 可綜合 很好的代碼免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 小型文件數據庫 一個文件對應一個表 最大只支持65535條記錄（可以修改宏） 定長記錄 一級索引 支持多關鍵字索引 不支持sql語句免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• VHDL中Loop動態條件的可綜合轉化免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• VHDL中Loop動態條件的可綜合轉化.pdf免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• eeprom可綜合讀寫源代碼免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：