相 關(guān) 資 源

• Verilog HDl代碼免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 用Verilog HDl代碼編寫的快速除法器免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• Verilog HDl代碼免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• Verilog HDl 代碼綜合風(fēng)格免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• Verilog+HDl代碼書寫規(guī)范免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• mult_para_recurs_8x8_2sC Verilog HDl代碼寫成的免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• UART FPGA實(shí)現(xiàn)過程文檔說明，及Verilog HDl代碼免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• UART轉(zhuǎn)I2C的Verilog HDl代碼免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• PS2鼠標(biāo)實(shí)驗(yàn)Verilog HDl代碼免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• PS2鍵盤實(shí)驗(yàn)Verilog HDl代碼免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• UART實(shí)驗(yàn)Verilog HDl代碼免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• VGA實(shí)驗(yàn)的Verilog HDl代碼用于FPGA免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• PWM的Verilog HDl代碼用于FPGA免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• uart pci 等Verilog HDl 代碼免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 這是一個(gè)關(guān)于晶震的一個(gè)Verilog 源代碼,希望對(duì)新手有用免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• Verilog源代碼免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• Verilog源代碼,實(shí)現(xiàn)串并轉(zhuǎn)換免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 這是一個(gè)關(guān)于晶震的一個(gè)Verilog 源代碼,希望對(duì)新手有用免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 16位ADCVerilog HDl 代碼免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• DDS的Verilog原代碼免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• Verilog源代碼免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• Verilog HDl源碼免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 這是用于xilinx virtex-2 pro產(chǎn)品的誤碼儀方案Verilog HDl代碼免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 里面包含了多個(gè)Verilog源代碼例子 包括循環(huán)碼編解碼、加法器等等常用的例子免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• FPGA開發(fā)板配套Verilog HDl代碼。芯片為Mars EP1C6F。是基礎(chǔ)實(shí)驗(yàn)的源碼。包括加法器、減法器、乘法器、多路選擇器等。免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 一個(gè)Verilog源代碼免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 一個(gè)Verilog源代碼免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• 一個(gè)Verilog源代碼免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• Verilog 源代碼 抑或門的程序很好用。。。。。。。。免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：

• ８乘８乘法器Verilog源代碼免費(fèi)下載

  資源簡介：

  標(biāo)簽：

  上傳時(shí)間：

  上傳用戶：