相 關(guān) 資 源

• systemverilog+數(shù)字系統(tǒng)設(shè)計(jì) Digital System Design with Systemverilog免費(fèi)下載

  資源簡(jiǎn)介：國(guó)外system verilog的教材，從最基礎(chǔ)的數(shù)字電路講起，覆蓋system verilog的各個(gè)方面

  標(biāo)簽： verilog 數(shù)字系統(tǒng)設(shè)計(jì)

  上傳時(shí)間： 2022-07-25

  上傳用戶：d1997wayne

• systemverilog 數(shù)字系統(tǒng)設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：systemverilog 數(shù)字系統(tǒng)設(shè)計(jì) systemverilog 數(shù)字系統(tǒng)設(shè)計(jì) systemverilog 數(shù)字系統(tǒng)設(shè)計(jì)

  標(biāo)簽： systemverilog 數(shù)字系統(tǒng)設(shè)計(jì)

  上傳時(shí)間： 2017-02-26

  上傳用戶：LIN949850049

• 高速數(shù)字系統(tǒng)設(shè)計(jì)下載pdf免費(fèi)下載

  資源簡(jiǎn)介：高速數(shù)字系統(tǒng)設(shè)計(jì)下載pdf:High-Speed Digital SystemDesign—A Handbook ofInterconnect Theory and DesignPracticesStephen H. HallGarrett W. HallJames A. McCallA Wiley-Interscience Publication JOHN WILEY & SONS, INC.New York ? Chichester ? Wein...

  標(biāo)簽： 高速數(shù)字 系統(tǒng)設(shè)計(jì)

  上傳時(shí)間： 2013-10-26

  上傳用戶：縹緲

• EDA系統(tǒng)軟件ispDesignExpert System 環(huán)境下進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：本設(shè)計(jì)的基本要求是以復(fù)雜可編程邏輯器件CPLD為基礎(chǔ)，通過(guò)在EDA系統(tǒng)軟件ispDesignExpert System 環(huán)境下進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)，熟練掌握該環(huán)境下的功能仿真，時(shí)間仿真，管腳鎖定和芯片下載。 本系統(tǒng)基本上比較全面的模擬了計(jì)數(shù)式數(shù)字頻率計(jì)，廣泛應(yīng)用于工業(yè)、民用...

  標(biāo)簽： ispDesignExpert System EDA 系統(tǒng)軟件

  上傳時(shí)間： 2013-09-05

  上傳用戶：文993

• 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)教程 PDF版免費(fèi)下載

  資源簡(jiǎn)介：數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)教程 PDF版

  標(biāo)簽： 數(shù)字系統(tǒng)設(shè)計(jì) 基礎(chǔ)教程

  上傳時(shí)間： 2013-05-17

  上傳用戶：eeworm

• 數(shù)字系統(tǒng)設(shè)計(jì)與verilogHDL免費(fèi)下載

  資源簡(jiǎn)介：數(shù)字系統(tǒng)設(shè)計(jì)與verilogHDL

  標(biāo)簽： verilogHDL 數(shù)字系統(tǒng)設(shè)計(jì)

  上傳時(shí)間： 2013-04-15

  上傳用戶：eeworm

• 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)教程-242頁(yè)-37.6M-PDF版.zip免費(fèi)下載

  資源簡(jiǎn)介：專輯類-課件教程類專輯-64個(gè)-3.44G 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)教程-242頁(yè)-37.6M-PDF版.zip

  標(biāo)簽： M-PDF 37.6 242 zip

  上傳時(shí)間： 2013-06-02

  上傳用戶：dhb717

• 數(shù)字系統(tǒng)設(shè)計(jì)與verilogHDL-319頁(yè)-9.3M.pdf免費(fèi)下載

  資源簡(jiǎn)介：專輯類-數(shù)字處理及顯示技術(shù)專輯-106冊(cè)-9138M 數(shù)字系統(tǒng)設(shè)計(jì)與verilogHDL-319頁(yè)-9.3M.pdf

  標(biāo)簽： verilogHDL 319 9.3

  上傳時(shí)間： 2013-07-23

  上傳用戶：淺言微笑

• verilog數(shù)字系統(tǒng)設(shè)計(jì)-夏宇聞教材.rar免費(fèi)下載

  資源簡(jiǎn)介：verilog數(shù)字系統(tǒng)設(shè)計(jì)-夏宇聞教材.rar

  標(biāo)簽： verilog 數(shù)字系統(tǒng)設(shè)計(jì) 教材

  上傳時(shí)間： 2013-08-04

  上傳用戶：yanqie

• 現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)課件免費(fèi)下載

  資源簡(jiǎn)介：《現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)》侯伯亨 徐君國(guó) 劉高平 西安電子科技大學(xué)出版社 2004 了解用自動(dòng)設(shè)計(jì)工具設(shè)計(jì)電子線路的基本方法和設(shè)計(jì)自動(dòng)化工具的基本理論和技術(shù)。 掌握硬件描述語(yǔ)言VHDL，能利用EDA工具設(shè)計(jì)數(shù)字系統(tǒng)。

  標(biāo)簽： 數(shù)字系統(tǒng)設(shè)計(jì)

  上傳時(shí)間： 2013-04-24

  上傳用戶：bruce5996

• verilog HDL 數(shù)字系統(tǒng)設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：夏宇聞教授的數(shù)字系統(tǒng)設(shè)計(jì)教程verilog HDL

  標(biāo)簽： verilog HDL 數(shù)字系統(tǒng)設(shè)計(jì)

  上傳時(shí)間： 2013-07-20

  上傳用戶：FFAN

• CPLD/FPGA數(shù)字系統(tǒng)設(shè)計(jì)電子書(shū)免費(fèi)下載

  資源簡(jiǎn)介：CPLD/FPGA是目前誚用最為廣泛的兩種可編程專用集成電路（ASIC），特別適合于產(chǎn)品的樣品開(kāi)發(fā)與小批量生產(chǎn)。本書(shū)從現(xiàn)代電子系統(tǒng)設(shè)計(jì)的角度出發(fā)，以全球著名的可編程邏輯器件供應(yīng)商Xilinx公司的產(chǎn)品為背景，系統(tǒng)全面地介紹該公司的CPLD/FPGA產(chǎn)品的結(jié)構(gòu)原理、性能...

  標(biāo)簽： CPLD FPGA 數(shù)字系統(tǒng)設(shè)計(jì) 電子書(shū)

  上傳時(shí)間： 2013-09-06

  上傳用戶：Maple

• High-Speed Digital System Design免費(fèi)下載

  資源簡(jiǎn)介：Introduce High-Speed Digital System Design.

  標(biāo)簽： High-Speed Digital Design System

  上傳時(shí)間： 2013-10-20

  上傳用戶：gps6888

• 實(shí)驗(yàn)六 實(shí)用數(shù)字系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：?實(shí)用數(shù)字系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)，數(shù)碼管的設(shè)計(jì)

  標(biāo)簽： 實(shí)驗(yàn) 數(shù)字系統(tǒng)設(shè)計(jì)

  上傳時(shí)間： 2013-10-22

  上傳用戶：kongrong

• 基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例（VHDL源代碼文件）免費(fèi)下載

  資源簡(jiǎn)介：　　本資料是關(guān)于基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例（VHDL源代碼文件），需要的可以自己下載。

  標(biāo)簽： Quartus FPGA CPLD VHDL

  上傳時(shí)間： 2013-10-13

  上傳用戶：caiiicc

• verilog數(shù)字系統(tǒng)設(shè)計(jì)教程(第二版) 夏宇聞免費(fèi)下載

  資源簡(jiǎn)介：verilog數(shù)字系統(tǒng)設(shè)計(jì)教程(第二版) 夏宇聞

  標(biāo)簽： verilog 數(shù)字系統(tǒng) 設(shè)計(jì)教程

  上傳時(shí)間： 2014-12-28

  上傳用戶：牛布牛

• 宇聞著verilog數(shù)字系統(tǒng)設(shè)計(jì)教程word版免費(fèi)下載

  資源簡(jiǎn)介：宇聞著verilog數(shù)字系統(tǒng)設(shè)計(jì)教程word版

  標(biāo)簽： verilog word 數(shù)字系統(tǒng) 設(shè)計(jì)教程

  上傳時(shí)間： 2013-10-10

  上傳用戶：ruan2570406

• 宇聞著verilog數(shù)字系統(tǒng)設(shè)計(jì)教程word版免費(fèi)下載

  資源簡(jiǎn)介：宇聞著verilog數(shù)字系統(tǒng)設(shè)計(jì)教程word版

  標(biāo)簽： verilog word 數(shù)字系統(tǒng) 設(shè)計(jì)教程

  上傳時(shí)間： 2013-10-22

  上傳用戶：pei5

• 基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例（VHDL源代碼文件）免費(fèi)下載

  資源簡(jiǎn)介：　　本資料是關(guān)于基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例（VHDL源代碼文件），需要的可以自己下載。

  標(biāo)簽： Quartus FPGA CPLD VHDL

  上傳時(shí)間： 2013-11-12

  上傳用戶：VRMMO

• verilog數(shù)字系統(tǒng)設(shè)計(jì)教程(第二版) 夏宇聞免費(fèi)下載

  資源簡(jiǎn)介：verilog數(shù)字系統(tǒng)設(shè)計(jì)教程(第二版) 夏宇聞

  標(biāo)簽： verilog 數(shù)字系統(tǒng) 設(shè)計(jì)教程

  上傳時(shí)間： 2013-12-01

  上傳用戶：1397412112

• 宇聞著verilog數(shù)字系統(tǒng)設(shè)計(jì)教程word版免費(fèi)下載

  資源簡(jiǎn)介：宇聞著verilog數(shù)字系統(tǒng)設(shè)計(jì)教程word版

  標(biāo)簽： verilog word 數(shù)字系統(tǒng) 設(shè)計(jì)教程

  上傳時(shí)間： 2013-11-03

  上傳用戶：zhang_yi

• 宇聞著verilog數(shù)字系統(tǒng)設(shè)計(jì)教程word版免費(fèi)下載

  資源簡(jiǎn)介：宇聞著verilog數(shù)字系統(tǒng)設(shè)計(jì)教程word版

  標(biāo)簽： verilog word 數(shù)字系統(tǒng) 設(shè)計(jì)教程

  上傳時(shí)間： 2013-10-11

  上傳用戶：angle

• VHDL語(yǔ)言100例詳解。詳細(xì)講解了用VHDL語(yǔ)言進(jìn)行數(shù)字電路和數(shù)字系統(tǒng)設(shè)計(jì)的知識(shí)。用100個(gè)實(shí)例免費(fèi)下載

  資源簡(jiǎn)介：VHDL語(yǔ)言100例詳解。詳細(xì)講解了用VHDL語(yǔ)言進(jìn)行數(shù)字電路和數(shù)字系統(tǒng)設(shè)計(jì)的知識(shí)。用100個(gè)實(shí)例，不僅進(jìn)行基礎(chǔ)的門電路設(shè)計(jì)，而且還有較為復(fù)雜的數(shù)字系統(tǒng)設(shè)計(jì)。這些實(shí)例可以直接被調(diào)用。

  標(biāo)簽： VHDL 100 語(yǔ)言 數(shù)字電路

  上傳時(shí)間： 2014-01-07

  上傳用戶：lhw888

• 這是VHDL數(shù)字系統(tǒng)設(shè)計(jì)的試驗(yàn)指導(dǎo)書(shū)免費(fèi)下載

  資源簡(jiǎn)介：這是VHDL數(shù)字系統(tǒng)設(shè)計(jì)的試驗(yàn)指導(dǎo)書(shū)，里面有許多好的例子。

  標(biāo)簽： VHDL 數(shù)字系統(tǒng)設(shè)計(jì) 指導(dǎo)書(shū)

  上傳時(shí)間： 2015-06-09

  上傳用戶：wab1981

• verilog數(shù)字系統(tǒng)設(shè)計(jì)教程 所有例題的源程免費(fèi)下載

  資源簡(jiǎn)介：verilog數(shù)字系統(tǒng)設(shè)計(jì)教程 所有例題的源程

  標(biāo)簽： verilog 數(shù)字系統(tǒng) 設(shè)計(jì)教程

  上傳時(shí)間： 2015-06-19

  上傳用戶：luopoguixiong

• 第7章數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例 7.1 半整數(shù)分頻器的設(shè)計(jì) 7.2 音樂(lè)發(fā)生器 7.3 2FSK/2PSK信號(hào)產(chǎn)生器 7.4 實(shí)用多功能電子表 7.5 交通燈控制器 7.6 數(shù)字頻率計(jì)免費(fèi)下載

  資源簡(jiǎn)介：第7章數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例 7.1 半整數(shù)分頻器的設(shè)計(jì) 7.2 音樂(lè)發(fā)生器 7.3 2FSK/2PSK信號(hào)產(chǎn)生器 7.4 實(shí)用多功能電子表 7.5 交通燈控制器 7.6 數(shù)字頻率計(jì)

  標(biāo)簽： 7.1 7.2 7.3 FSK

  上傳時(shí)間： 2015-06-23

  上傳用戶：tianyi223

• 數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例.pdf,VHDL語(yǔ)言實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例.pdf,VHDL語(yǔ)言實(shí)現(xiàn)，7.1 半整數(shù)分頻器的設(shè)計(jì)7.2 音樂(lè)發(fā)生器7.3 2FSK/2PSK信號(hào)產(chǎn)生器7.4 實(shí)用多功能電子表7.5 交通燈控制器 7.6 數(shù)字頻率計(jì).值得一看。

  標(biāo)簽： VHDL 數(shù)字系統(tǒng) 設(shè)計(jì)實(shí)例

  上傳時(shí)間： 2015-08-31

  上傳用戶：lhw888

• VHDL數(shù)字系統(tǒng)設(shè)計(jì)與高層次綜合.pdf免費(fèi)下載

  資源簡(jiǎn)介：VHDL數(shù)字系統(tǒng)設(shè)計(jì)與高層次綜合.pdf

  標(biāo)簽： VHDL 數(shù)字系統(tǒng)設(shè)計(jì)

  上傳時(shí)間： 2015-10-06

  上傳用戶：cjl42111

• 用于數(shù)字系統(tǒng)設(shè)計(jì),求與非門組合簡(jiǎn)化的立方體方法,就質(zhì)立方體的一個(gè)程序免費(fèi)下載

  資源簡(jiǎn)介：用于數(shù)字系統(tǒng)設(shè)計(jì),求與非門組合簡(jiǎn)化的立方體方法,就質(zhì)立方體的一個(gè)程序

  標(biāo)簽： 數(shù)字系統(tǒng)設(shè)計(jì) 與非門 組合 程序

  上傳時(shí)間： 2015-10-20

  上傳用戶：tianyi223

• 求數(shù)字系統(tǒng)設(shè)計(jì)的與非門簡(jiǎn)化的立方體運(yùn)算的質(zhì)立方體的選拔法程序免費(fèi)下載

  資源簡(jiǎn)介：求數(shù)字系統(tǒng)設(shè)計(jì)的與非門簡(jiǎn)化的立方體運(yùn)算的質(zhì)立方體的選拔法程序

  標(biāo)簽： 數(shù)字系統(tǒng)設(shè)計(jì) 與非門 運(yùn)算 程序

  上傳時(shí)間： 2013-12-10

  上傳用戶：lanjisu111