·作者:[美]Michael D.Ciletti出版社:電子工業出版社 內容簡介:本書通過大量完整的實例講解了使用VerilogHDL進行超大規模集成電路設計的結構化建模方法、關鍵步驟和設計驗證方法等實用內容。全書共分11章,涵蓋了建模、結構平衡、功能驗證、故障模擬和邏輯合成等關鍵問題,還有合成后設計確認、定時分析及可測性設計等內容。
關注B站賬號,站內消息自動回復給您下載驗證碼。
前往 B站:半導體科技觀察
蟲蟲下載站版權所有 京ICP備2021023401號-1