jtag TAP控制狀態機代碼 verilog VHDL
資源簡介:jtag TAP控制狀態機代碼 verilog VHDL
上傳時間: 2017-07-19
上傳用戶:妄想演繹師
資源簡介:這份是實驗課上的教師和學生用的實例。關于用matlab simulink仿真狀態機并生成VHDL代碼的詳細內容
上傳時間: 2017-01-10
上傳用戶:shizhanincc
資源簡介:微波爐定時器集成電路的設計 1、 控制狀態機:工作狀態狀態轉換。 2、 數據裝入電路:根據控制信號選擇定時時間、測試數據或完成信號的裝入。 3、 定時器電路:負責完成烹調過程中的時間遞減計數和數據譯碼供給七段數碼顯示,同時還可以提供烹調完成時...
上傳時間: 2013-12-17
上傳用戶:開懷常笑
資源簡介:狀態機設計的VHDL源程序及文章pdf,歡迎交流.
上傳時間: 2014-11-22
上傳用戶:gut1234567
資源簡介:Moore型狀態機設計,基于VHDL.能夠根據微處理器的讀寫周期,分別對應存儲器輸出寫使能WE和讀使能OE信號.
上傳時間: 2013-12-19
上傳用戶:cjl42111
資源簡介:1.6個數碼管動態掃描顯示驅動 2.按鍵模式選擇(時\分\秒)與調整控制 3.用硬件描述語言(或混合原理圖)設計時、分、秒計數器模塊、按鍵控制狀態機模塊、動態掃描顯示驅動模塊、頂層模塊。要求有鬧鐘定鬧功能,時、分定鬧即可,無需時、分、秒定鬧。要求使用...
上傳時間: 2016-08-02
上傳用戶:thuyenvinh
資源簡介:1.6個數碼管靜態顯示驅動 2.按鍵模式選擇(時\分\秒)與調整控制 3.用硬件描述語言(或混合原理圖)設計時、分、秒計數器模塊、按鍵控制狀態機模塊、顯示譯碼模塊、頂層模塊。要求使用實驗箱右下角的6個靜態數碼管(DS8C, DS7C, DS4B, DS3B, DS2B, DS1B)顯示...
上傳時間: 2013-12-09
上傳用戶:lili123
資源簡介:十種狀態機例子(VHDL)包括米勒型和莫爾型的狀態機。
上傳時間: 2013-12-31
上傳用戶:guanliya
資源簡介:輸入輸出控制的狀態機,verilog HDL源碼
上傳時間: 2014-01-10
上傳用戶:璇珠官人
資源簡介:帶同步復位的狀態機,使用VHDL代碼編寫
上傳時間: 2014-01-06
上傳用戶:eclipse
資源簡介:狀態機控制AD轉換模塊 該模塊主要實現對MAX197的控制:根據設計需要對芯片進行初始化(包括寫控制字選擇輸入電壓值范圍、選擇通道以及工作模式),并把通道數送指示燈顯示以及用鍵盤控制通道號(按一下,通道號加1,同時點亮相應的指示燈,循環使用個通道)...
上傳時間: 2017-09-05
上傳用戶:qb1993225
資源簡介:State.Machine.Coding.Styles.for.Synthesis(狀態機,英文,VHDL)
上傳時間: 2013-12-22
上傳用戶:vodssv
資源簡介:帶同步復位的狀態機,適合VHDL初學者練習。
上傳時間: 2016-08-12
上傳用戶:我干你啊
資源簡介:uart的VHDL實現代碼 分模塊設計和狀態機設計 不錯的,用它沒錯
上傳時間: 2014-01-26
上傳用戶:zhangliming420
資源簡介:verilog and VHDL狀態機設計,英文pdf格式 State machine design techniques for verilog and VHDL Abstract : Designing a synchronous finite state Another way of organizing a state machine (FSM) is a common task for a digital logic only one l...
上傳時間: 2013-12-19
上傳用戶:change0329
資源簡介:基才VHDL狀態機設計的智能交通控制燈 設計 有需要的可以看一下
上傳時間: 2013-12-26
上傳用戶:lnnn30
資源簡介:基才VHDL狀態機設計的智能交通控制燈 有需要的可以看一下
上傳時間: 2013-12-21
上傳用戶:zhangyigenius
資源簡介:USB下載線的VHDL程序,實現USB協議和jtag接口的轉換,用狀態機實現的
上傳時間: 2014-01-11
上傳用戶:mikesering
資源簡介:用verilog編寫的USB下載線程序 實現USB協議和jtag接口的數據轉換實現狀態機
上傳時間: 2013-12-12
上傳用戶:洛木卓
資源簡介:基于VHDL程序設計電梯的狀態機.共六層的電梯有16個輸入.其中包括5個上升,5個下降和六個電梯內的控制部分.
上傳時間: 2013-12-29
上傳用戶:1079836864
資源簡介:VHDL實現miniUART代碼 分模塊設計和狀態機設計,內核超級小
上傳時間: 2014-01-13
上傳用戶:z1191176801
資源簡介:人民郵電出版社<<設計與驗證verilog hdl >>一書的配套光盤,包含書上所有原代碼,特別是狀態機部分,值得學習
上傳時間: 2013-12-27
上傳用戶:jichenxi0730
資源簡介:本例是一個6層電梯的控制系統,VHDL原程序,狀態機,控制器
上傳時間: 2013-12-17
上傳用戶:戀天使569
資源簡介:用verilog編寫的USB下載線程序 實現USB協議和jtag接口的數據轉換實現狀態機。
上傳時間: 2013-12-25
上傳用戶:chenbhdt
資源簡介:基于VHDL狀態機設計的智能交通控制燈VHDL程序
上傳時間: 2013-12-17
上傳用戶:
資源簡介:這個并串轉換代碼是依靠同步狀態機來實現其控制的。其實并串轉換在實際的電路中使用還是比較多的,尤其在通信線路方面的復用和分解方面,原理上就是一個串并轉換和并串轉換的過程。舉個簡單的例子,計算機串口發送數據的過程,如果滿足發送條件了,其實就是一...
上傳時間: 2013-12-29
上傳用戶:SimonQQ
資源簡介:幾個稍微深入的時序邏輯電路和狀態機的VHDL代碼
上傳時間: 2017-02-24
上傳用戶:wpt
資源簡介:I2C溫度傳感器ADT75的控制源碼 使用verilog 狀態機實現 易入門
上傳時間: 2013-12-22
上傳用戶:cjf0304
資源簡介:SDRAM基礎性控制核 很有用的 VHDL狀態機實現
上傳時間: 2013-12-29
上傳用戶:zhengjian
資源簡介:這個并串轉換代碼是依靠同步狀態機來實現其控制的。其實并串轉換在實際的電路中使用還是比較多的,尤其在通信線路方面的復用和分解方面,原理上就是一個串并轉換和并串轉換的過程。舉個簡單的例子,計算機串口發送數據的過程,如果滿足發送條件了,其實就是一...
上傳時間: 2014-01-04
上傳用戶:腳趾頭