相 關 資 源

• RISC CPU的VerilogHDL描述免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• or1200開源RISC CPU的verilog描述實現免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 各種門電路模型的VerilogHDL描述免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 各種解碼譯碼電路模型的VerilogHDL描述免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 幾個VHDL的源代碼和和一個本人編寫的5級流水線RISC CPU的代碼免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 一個嵌入式RISC CPU 的Verilog 設計源碼免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 16位RISC CPU的ALU免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 8位RISC CPU的編寫免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 32 RISC CPU的參考設計免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 基于FPGA的八位RISC CPU的設計....免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 這是一個Verilog HDL編寫的RISC CPU的程序免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 比較完善的CRC編碼VerilogHDL描述免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 帶音樂功能的跑表VerilogHDL描述免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 這是用VerilogHDL描述的一個8位精簡指令集處理器免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 也就是樂透彩票模擬程序用為VerilogHDL描述免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 摸獎桶程序設計 也就是樂透彩票模擬程序 程序為VerilogHDL描述 詳細請看英文描述免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 用簡單的YACC描述一個互交的計算器,該計算器有26個寄存器免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 請注意： 本例的源描述包含文件類型免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• Linux設備驅動 是一本很好的書,描述了低層驅動的實現方法和注意事項免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• KMP的PHP描述。有些兄弟可能用得上。具體的請看代碼免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 能進行32位浮點數fft運算的VHDL描述。免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• kmeans算法的java描述免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 包括各種類型存儲器的VHDL描述免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 關于旋量理論的Matlab描述和相應的源碼實例免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 動態規劃的java描述免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 可編程邏輯接口8255并行接口芯片的vhdl描述免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• Addison.Wesley 內部文檔 Essential.XML Quick Reference非常詳細的XML描述文檔免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• USB2.0的VHDL描述免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 基于存儲器的基4按頻率抽取的fft 的vhdl描述 可以對連續數據流進行256點的fft免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 遺傳算法的matlab描述免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：