標(biāo)簽: cycloneiii verilog 十六進(jìn)制 十進(jìn)制 程序 測(cè)試 語言 編寫 發(fā)布者:londin_liang上傳時(shí)間:2016-07-25
標(biāo)簽: 8位 觸發(fā)器 行波 計(jì)數(shù)器 發(fā)布者:陳紫紅rora上傳時(shí)間:2016-07-16
標(biāo)簽: verilog fpga 分頻器 發(fā)布者:jhjjh上傳時(shí)間:2016-07-11
標(biāo)簽: sine_reader 發(fā)布者:sqxsqx9659上傳時(shí)間:2016-06-17
標(biāo)簽: 1110010 序列 檢測(cè)器 發(fā)布者:qinghen上傳時(shí)間:2016-06-16
標(biāo)簽: 堆棧 存儲(chǔ) 計(jì)算器 發(fā)布者:qinghen上傳時(shí)間:2016-06-16
標(biāo)簽: FPGA PCI 控制器 源程序 發(fā)布者:tomhhw上傳時(shí)間:2016-05-27
標(biāo)簽: VHDL 液晶驅(qū)動(dòng)電路 源程序 發(fā)布者:zwen_dy上傳時(shí)間:2016-05-24
標(biāo)簽: FFT 分 發(fā)布者:libang2001上傳時(shí)間:2016-05-23
標(biāo)簽: 數(shù)字邏輯電路 點(diǎn)陣 風(fēng)扇 發(fā)布者:whp0902上傳時(shí)間:2016-05-21
標(biāo)簽: verilog-ieee 發(fā)布者:assman上傳時(shí)間:2016-05-19
標(biāo)簽: cnt6 計(jì)數(shù)器 發(fā)布者:hhmm上傳時(shí)間:2016-05-09
標(biāo)簽: Quartusii 11.0 發(fā)布者:18728807211上傳時(shí)間:2016-04-28
標(biāo)簽: ＩＩＣ ｖｅｒｉｌｏｇ 發(fā)布者:liangbof上傳時(shí)間:2016-04-28
標(biāo)簽: 等精度測(cè)頻 測(cè)頻儀 發(fā)布者:屠龍少年上傳時(shí)間:2016-04-27
標(biāo)簽: Crack_QII SP2_x 91 64 發(fā)布者:YangZQ2011上傳時(shí)間:2016-04-24
標(biāo)簽: nexys4_led 發(fā)布者:lvyufengh上傳時(shí)間:2016-04-24
標(biāo)簽: ads-b 模式識(shí)別 發(fā)布者:guozc09上傳時(shí)間:2016-04-23
標(biāo)簽: verilog 發(fā)布者:yinxiaojian上傳時(shí)間:2016-03-28
標(biāo)簽: hex7 simplealu 發(fā)布者:lvsiqi_gold上傳時(shí)間:2016-03-27
標(biāo)簽: FPGA開發(fā)攻略 發(fā)布者:asdwqe22上傳時(shí)間:2016-01-01
標(biāo)簽: 自動(dòng)增益控制 發(fā)布者:zhengli102上傳時(shí)間:2015-12-17
標(biāo)簽: 自動(dòng)增益控制 發(fā)布者:zhengli102上傳時(shí)間:2015-12-17
標(biāo)簽: cpu Verilog modelsim 發(fā)布者:yepeng139上傳時(shí)間:2015-12-11
標(biāo)簽: Verilog 4位布斯乘法器模塊及測(cè)試模塊 發(fā)布者:riye上傳時(shí)間:2015-12-04
