J-LINK驅(qū)動程序arm v4.10b，需要的下載用用吧。
標(biāo)簽： J-LINK 4.10 arm 驅(qū)動程序
上傳時間： 2013-04-24
上傳用戶：chfanjiang
關(guān)于xilinx的fpga設(shè)計，華為公司內(nèi)部資料，不是隨便可以看的到得。
標(biāo)簽： xilinx fpga
上傳時間： 2013-08-05
上傳用戶：wanglf7409
基于Xilinx FPGA的DDRSDRAM的Verilog控制代碼，使用的FPGA為Virtex-4，實(shí)現(xiàn)對DDRSDRAM的簡單控制（對一系列地址的寫入和讀?。?。
標(biāo)簽： DDRSDRAM Verilog Xilinx FPGA
上傳時間： 2013-08-07
上傳用戶：ainimao
Xilinx FPGA Design Tutorial
標(biāo)簽： Tutorial Xilinx Design FPGA
上傳用戶：一諾88
非常不錯的Xilinx FPGA技術(shù)的高級教程\r\n
標(biāo)簽： Xilinx FPGA 教程
上傳時間： 2013-08-08
上傳用戶：netwolf
詳細(xì)的說明了FPGA設(shè)計的整個流程\r\nFPGA設(shè)計全流程Modelsim>>Synplify.Pro>>ISE
標(biāo)簽： Modelsim Synplify FPGA ISE
上傳時間： 2013-08-09
上傳用戶：hzakao
如何使用ISE和FPGA使用指南里面附帶許多實(shí)驗(yàn)
標(biāo)簽： FPGA ISE 如何使用 使用指南
上傳用戶：lml1234lml
詳細(xì)介紹了 關(guān)于xilinx FPGA的內(nèi)部結(jié)構(gòu)，熟悉內(nèi)部結(jié)構(gòu)對于編寫高效的代碼有十分重要的作用
標(biāo)簽： xilinx FPGA 內(nèi)部結(jié)構(gòu)
上傳用戶：dumplin9
文章介紹了系統(tǒng)的硬件電路原理與具體實(shí)現(xiàn)方法，其中主要包括載波恢\r\n復(fù)電路，PN 碼捕獲電路和跟蹤電路，并針對Xilinx 公司FPGA 的特點(diǎn)，對各電\r\n路的實(shí)現(xiàn)進(jìn)行優(yōu)化設(shè)計，在不影響系統(tǒng)穩(wěn)定性和精度的前提下，減少硬件資源\r\n消耗，提高硬件利用率。設(shè)計利用Verilog 硬件描述語言完成，通過后仿真驗(yàn)證\r\n電路正確性，并給出綜合結(jié)果。
標(biāo)簽： Xilinx FPGA 硬件 電路原理
上傳用戶：qiaoyue
xilinx spartan3 FPGA的最準(zhǔn)確權(quán)威的配置方法
標(biāo)簽： spartan3 xilinx FPGA 配置方法
上傳時間： 2013-08-13
上傳用戶：邶刖
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
