數(shù)字電子鐘的Verilog HDL語言描述。
標(biāo)簽： Verilog HDL 數(shù)字電子鐘 語言
上傳時(shí)間： 2014-01-12
上傳用戶：shawvi
16個(gè)常用HDL編碼打包上傳 包括記數(shù)器，多路選擇器，全加/半加器等，均通過modsim驗(yàn)證
標(biāo)簽： HDL 編碼 記數(shù)
上傳時(shí)間： 2013-12-19
上傳用戶：凌云御清風(fēng)
EDA開發(fā)教程,初學(xué)者的寶典!主要講述了verilog HDL編程方法,非常適合初學(xué)Verilog者.
標(biāo)簽： verilog Verilog EDA HDL
上傳用戶：pinksun9
This book used in HDL language, the name is Advanced FPGA Design.
標(biāo)簽： Advanced language Design This
上傳時(shí)間： 2014-01-31
上傳用戶：ecooo
Design Testbenches in Verilog HDL language.
標(biāo)簽： Testbenches language Verilog Design
上傳時(shí)間： 2017-05-04
上傳用戶：zhaiye
Design FSM using Verilog HDL.
標(biāo)簽： Verilog Design using FSM
上傳用戶：lili123
吧viysaehgyvubh 合格uihg韓國(guó)去愛吧薩克v
標(biāo)簽： viysaehgyvubh uihg 韓國(guó)
上傳時(shí)間： 2014-01-23
上傳用戶：ghostparker
Path MPICH-V for MPICH the MPI Implementation
標(biāo)簽： Implementation MPICH-V MPICH Path
上傳時(shí)間： 2013-12-23
上傳用戶：siguazgb
The MPICH-V patch for MPICH2 - the MPI Implementation
標(biāo)簽： Implementation MPICH-V MPICH2 patch
上傳時(shí)間： 2017-05-11
上傳用戶：lps11188
matlab 代碼,實(shí)現(xiàn)了ITU-T V.32建議的 modem 整體仿真實(shí)現(xiàn)。
標(biāo)簽： matlab ITU-T modem 32
上傳時(shí)間： 2014-10-26
上傳用戶：GavinNeko
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
