圖論算法及其MATLAB 程序代碼求賦權(quán)圖G = ( V , E , F ) 中任意兩點(diǎn)間
上傳時(shí)間： 2013-12-11
上傳用戶：ommshaggar
替代加密: A B C D E F G H I J K L M N O P Q R S T U V W 密文 Y Z D M R N H X J L I O Q U W A C B E G F K P 明文 X Y Z T S V I HAVE A DREAM！# 密文？？ 用ARM編程實(shí)現(xiàn)替代加密。
標(biāo)簽： 加密
上傳時(shí)間： 2016-07-17
上傳用戶：qq521
代碼分為兩部分：ff_const_mul.v和ff_mul.v，從而實(shí)現(xiàn)GF乘法器，VERILOG編寫
標(biāo)簽： ff_const_mul ff_mul 分 代碼
上傳時(shí)間： 2016-11-13
上傳用戶：
Document for IMS client devloped by many university [France,South Africa,v.vv]
標(biāo)簽： university Document devloped Africa
上傳時(shí)間： 2017-03-18
上傳用戶：BOBOniu
吧viysaehgyvubh 合格uihg韓國(guó)去愛吧薩克v
標(biāo)簽： viysaehgyvubh uihg 韓國(guó)
上傳時(shí)間： 2014-01-23
上傳用戶：ghostparker
induction machine closed loor v/f control simulink model
標(biāo)簽： induction simulink control machine
上傳時(shí)間： 2014-01-22
上傳用戶：x4587
closed loop rotor v/f control of induction machine - simulink model
標(biāo)簽： induction simulink control machine
上傳時(shí)間： 2014-01-16
上傳用戶：咔樂塢
The MAX3243E device consists of three line drivers, five line receivers, and a dual charge-pump circuit with±15-kV ESD (HBM and IEC61000-4-2, Air-Gap Discharge) and ±8-kV ESD (IEC61000-4-2, Contact Discharge)protection on serial-port connection pins. The device meets the requirements of TIA/EIA-232-F and provides theelectrical interface between an asynchronous communication controller and the serial-port connector. Thiscombination of drivers and receivers matches that needed for the typical serial port used in an IBM PC/AT, orcompatible. The charge pump and four small external capacitors allow operation from a single 3-V to 5.5-Vsupply. In addition, the device includes an always-active noninverting output (ROUT2B), which allowsapplications using the ring indicator to transmit data while the device is powered down. The device operates atdata signaling rates up to 250 kbit/s and a maximum of 30-V/ms driver output slew rate.
標(biāo)簽： MULTICHANNEL 5.5 TO RS
上傳時(shí)間： 2013-10-19
上傳用戶：ddddddd
本白皮書介紹 Stratix V FPGA 是怎樣幫助用戶提高帶寬同時(shí)保持其成本和功耗預(yù)算不變。在工藝方法基礎(chǔ)上，Altera 利用 FPGA 創(chuàng)新技術(shù)超越了摩爾定律，滿足更大的帶寬要求，以及成本和功耗預(yù)算。Altera Stratix ® V FPGA 通過 28-Gbps 高功效收發(fā)器突破了帶寬限制，支持用戶使用嵌入式 HardCopy ®模塊將更多的設(shè)計(jì)集成到單片F(xiàn)PGA中，部分重新配置功能還提高了靈活性。
標(biāo)簽： Stratix FPGA 28 創(chuàng)新技術(shù)
上傳時(shí)間： 2013-10-30
上傳用戶：luke5347
本白皮書介紹 Stratix V FPGA 是怎樣幫助用戶提高帶寬同時(shí)保持其成本和功耗預(yù)算不變。在工藝方法基礎(chǔ)上，Altera 利用 FPGA 創(chuàng)新技術(shù)超越了摩爾定律，滿足更大的帶寬要求，以及成本和功耗預(yù)算。Altera Stratix ® V FPGA 通過 28-Gbps 高功效收發(fā)器突破了帶寬限制，支持用戶使用嵌入式 HardCopy ®模塊將更多的設(shè)計(jì)集成到單片F(xiàn)PGA中，部分重新配置功能還提高了靈活性。
標(biāo)簽： Stratix FPGA 28 創(chuàng)新技術(shù)
上傳時(shí)間： 2013-10-08
上傳用戶：壞天使kk
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
