EDA卷積碼編解碼器實現(xiàn)技術(shù)針對某擴頻通信系統(tǒng)數(shù)據(jù)糾錯編碼的需要, 構(gòu)造并分析了(2 , 1 , 6) 卷積碼編解碼器的基本工作原理, 提出了基于MAX +
標簽： EDA 卷積碼 編解碼器 實現(xiàn)技術(shù)
上傳時間： 2013-07-18
上傳用戶：ynwbosss
伴隨高速DSP技術(shù)的廣泛應用，實時快速可靠地進行數(shù)字信號處理成為用戶追求的目標。同時，由于可編程器件在速度和集成度方面的飛速提高，使得利用硬件實現(xiàn)數(shù)字信號實時快速可靠處理有了新的途徑。 FIR濾波器是數(shù)字信號處理中常用部件，它的最大優(yōu)點在于：設(shè)計任何幅頻特性時，可以具有嚴格的線性相位，這一點對數(shù)字信號的實時處理非常關(guān)鍵。 FPGA是常用的可編程器件，它所具有的查找表結(jié)構(gòu)非常適用于實現(xiàn)實時快速可靠的FIR濾波器，在加上VHDL語言靈活的描述方法以及與硬件無關(guān)的特點，使得使用VHDL語言基于FPGA芯片實現(xiàn)FIR濾波器成為研究的方向。 本文對基于FPGA的FIR數(shù)字濾波器實現(xiàn)進行了研究，并設(shè)計了一個16階的FIR低通濾波器。所做的主要工作為： 1.以FIR數(shù)字濾波器的基本理論為依據(jù)，使用分布式算法作為濾波器的硬件實現(xiàn)算法，并對其進行了詳細的討論。針對分布式算法中查找表規(guī)模過大的缺點，采用多塊查找表的方式減小硬件規(guī)模。 2.在設(shè)計中采用了自頂向下的層次化、模塊化的設(shè)計思想，將整個濾波器劃分為多個模塊，利用VHDL語言的描述方法進行了各個功能模塊的設(shè)計，最終完成了FIR數(shù)字濾波器的系統(tǒng)設(shè)計。 3.采用FLEX10K系列器件實現(xiàn)一個16階的FIR低通濾波器的設(shè)計實例，用MAX+PLUSII軟件進行了仿真，并用MATLAB對仿真結(jié)果進行了分析，證明所設(shè)計的FIR數(shù)字濾波器功能正確。 仿真結(jié)果表明，本論文所設(shè)計的FIR濾波器硬件規(guī)模較小，采樣率達到了17.73MHz。同時只要將查找表進行相應的改動，就能分別實現(xiàn)低通、高通、帶通FIR濾波器，體現(xiàn)了設(shè)計的靈活性。
上傳時間： 2013-04-24
上傳用戶：zdluffy
頻率合成技術(shù)廣泛應用于通信、航空航天、儀器儀表等領(lǐng)域。目前，常用的頻率合成技術(shù)有直接式頻率合成，鎖相頻率合成和直接數(shù)字頻率合成(DDS)。本次設(shè)計是利用FPGA完成一個DDS系統(tǒng)并利用該系統(tǒng)實現(xiàn)模擬信號的數(shù)字化調(diào)頻。 DDS是把一系列數(shù)字量形式的信號通過D/A轉(zhuǎn)換形成模擬量形式的信號的合成技術(shù)。主要是利用高速存儲器作查尋表，然后通過高速D/A轉(zhuǎn)換器產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其他任意波形)。一個典型的DDS系統(tǒng)應包括：相位累加器，可在時鐘的控制下完成相位的累加；相位碼—幅度碼轉(zhuǎn)換電路，一般由ROM實現(xiàn)；DA轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號。DDS系統(tǒng)可以很方便地獲得頻率分辨率很精細且相位連續(xù)的信號，也可以通過改變相位字改變信號的相位，因此也廣泛用于數(shù)字調(diào)頻和調(diào)相。本次數(shù)字化調(diào)頻的基本思想是利用AD轉(zhuǎn)換電路將模擬信號轉(zhuǎn)換成數(shù)字信號，同時用該數(shù)字信號與一個固定的頻率字累加，形成一個受模擬信號幅度控制的頻率字，從而獲得一個頻率受模擬信號的幅度控制的正弦波，即實現(xiàn)了調(diào)頻。該DDS數(shù)字化調(diào)頻方案的硬件系統(tǒng)是以FPGA為核心實現(xiàn)的。使用Altera公司的ACEX1K系列FPGA，整個系統(tǒng)由VHDL語言編程，開發(fā)軟件為MAX+PLUSⅡ。經(jīng)過實際測試，該系統(tǒng)在頻率較低時與理論值完全符合，但在高頻時，受器件速度的限制，波形有較大的失真。
標簽： FPGA DDS 數(shù)字化 調(diào)頻
上傳時間： 2013-06-14
上傳用戶：ljt101007
對于內(nèi)燃機控制應用而言，AUDO MAX系列可以為每個缸單獨計算最理想的空燃比和確定最佳燃油噴射量和點火時間。AUDO MAX系列的全面安全特性支持動力總成和底盤應用實現(xiàn)更高安全水平，例如連續(xù)減震控制系統(tǒng)。此外，AUDO MAX還十分適用于采用線控技術(shù)的車輛的自動變速箱控制。
標簽： Infineon
上傳時間： 2013-04-24
上傳用戶：asasasas
英飛凌科技股份公司近日推出適用于汽車動力總成和底盤應用的全新AUDO MAX系列32位微控制器。AUDO MAX系列可為發(fā)動機管理系統(tǒng)滿足歐5和歐6排放標準提供支持，使電動汽車的動力總成功能實現(xiàn)電氣化。AUDO MAX系列的主要特性包括：高達300MHz的最大時鐘頻率、SENT和FlexRay?等高速接口以及利用PRO-SIL?特性為先進安全設(shè)計提供全面支持。此外，這種全新的微控制器適用于在高達170°C*的溫度條件下使用。AUDO MAX系列以TriCore?處理器架構(gòu)為基礎(chǔ)，采用90納米工藝制造。
標簽： Fairchild
上傳時間： 2013-05-24
上傳用戶：CHINA526
在電力現(xiàn)代化建設(shè)中，提高發(fā)電機發(fā)電效率是其中重要的一環(huán)，氫氣作為導熱性冷卻介質(zhì)廣泛的應用于發(fā)電設(shè)備，作為冷卻劑，它可以有效地提高其發(fā)電效率，但它又是一種易燃易爆氣體，所以使氫氣參數(shù)處于正常范圍，保證發(fā)電機高效、安全正常工作就變得至關(guān)重要，因此對氫氣參數(shù)進行實時監(jiān)測有著重要的意義。 本論文研究和開發(fā)了基于ARM和CPLD的氫氣參數(shù)監(jiān)測系統(tǒng)，首先簡要的分析了氫冷發(fā)電機系統(tǒng)對氫氣參數(shù)進行監(jiān)測的必要性以及當前電力系統(tǒng)氫氣參數(shù)監(jiān)控系統(tǒng)的發(fā)展情況。然后提出了一種利用無線通信手機短消息業(yè)務SMS、工控總線Modbus通信協(xié)議和RR485總線、SD卡海量存儲等技術(shù)實現(xiàn)發(fā)電機系統(tǒng)多氫氣參數(shù)的現(xiàn)場實時監(jiān)測系統(tǒng)的設(shè)計方案。該方案以功能強大的ARM處理器作為系統(tǒng)的核心。采用高精度的16位AD轉(zhuǎn)換芯片，并使用兩種濾波算法的結(jié)合對信號進行數(shù)字濾波，滿足系統(tǒng)對氫氣參數(shù)采集精度的要求。同時系統(tǒng)結(jié)合CPLD技術(shù)，用于解決系統(tǒng)內(nèi)微控器I/O口不足以及SD卡驅(qū)動的問題，本論文采用一片CPLD擴展I/O口，每一個擴展的I/O口都分配固定的地址，ARM微控器可以通過外部總線控制擴展I/O口的輸出電平。SD卡(Secure Digital Memory Card)中文翻譯為安全數(shù)碼卡，是一種基于半導體快閃記憶器的新一代記憶設(shè)備，具有低成本，大容量的特點，系統(tǒng)的歷史數(shù)據(jù)存儲使用了SD卡作為存儲介質(zhì)，系統(tǒng)并沒有直接使用ARM處理器讀寫SD卡，而是使用了擁有1270個邏輯單元的MAXⅡ1270 CPLD來驅(qū)動SD卡，在CPLD中使用VHDL語言設(shè)計了SD卡的總線協(xié)議，外部總線接口，SRAM的讀寫時序等，這樣既可以提高微處理器SD卡的讀寫速度，增強微處理器程序的移植性，又可以簡化微處理器讀寫SD卡的步驟并減少微處理器的負擔。 本論文的無線數(shù)據(jù)傳輸采用GSM無線通信技術(shù)的SMS業(yè)務遠傳現(xiàn)場數(shù)據(jù)，設(shè)計了GSM模塊的軟件硬件，實現(xiàn)了報警等數(shù)據(jù)的無線傳輸，系統(tǒng)的有線傳輸采用了基于Modbus通信協(xié)議的RS485總線通信方式，采用這兩種通信方式使系統(tǒng)的通信更加靈活、可靠。本論文最后分析了系統(tǒng)的不足并且提出了具體的改進方向。
上傳時間： 2013-05-26
上傳用戶：emouse
本文以Turbo碼譯碼器的FPGA實現(xiàn)為目標，對Turbo碼的迭代譯碼算法及用硬件語言實現(xiàn)其譯碼算法進行了深入研究。 本文首先在理論上對Turbo碼的編譯碼原理進行了深入的研究，并用C語言對其MAP譯碼算法進行了驗證仿真，接著就Turbo碼MAP算法的衍生算法即LOG_MAP和MAX_LOG_MAP算法用C程序做了仿真和測試。隨后本文就一些對MAP譯碼性能起著重要影響的參數(shù)也用C程序做了仿真對比。 最后，考慮到硬件實現(xiàn)的簡化，MAX-Log-MAP算法成為了本文的硬件實現(xiàn)方案。本文采用了模塊化設(shè)計，在對各個模塊進行設(shè)計的基礎(chǔ)上提出了一些改進的方案，對Turbo碼編碼器設(shè)計中的同步問題進行了改進，對分塊并行Turbo碼譯碼算法的硬件實現(xiàn)進行了研究。在設(shè)計中綜合運用了“自頂向下”和“自下而上”的設(shè)計方去，通過功能模塊分割，合理設(shè)置系統(tǒng)參數(shù)，并通過模塊之間的參數(shù)傳遞，使Turbo碼編譯碼器具有較好的靈活性。
上傳時間： 2013-04-24
上傳用戶：wengtianzhu
在通信系統(tǒng)中，人們一直致力于信息傳輸?shù)挠行院涂煽啃缘难芯浚诺兰m錯編碼技術(shù)一直是人們研究的重點。1993年，Turbo碼的提出，以其接近Shannon極限的優(yōu)異的譯碼性能在編碼界引起了轟動，并成為研究糾錯編碼的熱點課題。經(jīng)過十幾年的研究和發(fā)展，目前，Turbo碼已經(jīng)走向了實用化的道路，如何用硬件實現(xiàn)有效的Turbo碼編譯碼器成為了人們研究的重點。 論文以基于FPGA實現(xiàn)Turbo碼譯碼器為研究目標，首先分析了Turbo碼的基本編譯碼原理和3GPP標準的Turbo碼編碼結(jié)構(gòu)和交織算法。然后重點分析了MAP譯碼算法，Log-MAP譯碼算法和：Max-Log-MAP譯碼算法，并對三種譯碼算法進行了詳細的理論推導和計算復雜度的定量分析比較，對影響Turbo碼譯碼性能的主要因素進行了MATLB仿真分析。 論文在深入分析比較上述三種譯碼算法的基礎(chǔ)之上，選擇Max-Log-MAP譯碼算法進行了Turbo碼譯碼器的FPGA設(shè)計實現(xiàn)。主要針對FPGA實現(xiàn)的數(shù)據(jù)量化、定點數(shù)據(jù)表示方式、Max-Log-MAP算法子譯碼器關(guān)鍵運算單元的FPGA設(shè)計和基于3GPP標準的Turbo碼譯碼器的內(nèi)交織的FPGA設(shè)計進行了深入研究，完成了固定譯碼長度的Turbo碼譯碼器的FPGA設(shè)計實現(xiàn)，并利用ModelSim和MATLAB分別對譯碼器進行了功能時序驗證和FPGA定點仿真測試。
上傳時間： 2013-07-09
上傳用戶：caixiaoxu26
隨著電子技術(shù)和EDA技術(shù)的發(fā)展,大規(guī)模可編程邏輯器件PLD(Programmable Logic Device)、現(xiàn)場可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規(guī)模集成電路芯片,實現(xiàn)計算機可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中.基于大規(guī)模PLD或FPGA的計算機接口電路不僅具有集成度高、體積小和功耗低等優(yōu)點,而且還具有獨特的用戶可編程能力,從而實現(xiàn)計算機系統(tǒng)的功能重構(gòu).該課題以Altera公司FPGA(FLEX10K)系列產(chǎn)品為載體,在MAX+PLUSⅡ開發(fā)環(huán)境下采用VHDL語言,設(shè)計并實現(xiàn)了計算機可編程并行接芯片8255的功能.設(shè)計采用VHDL的結(jié)構(gòu)描述風格,依據(jù)芯片功能將系統(tǒng)劃分為內(nèi)核和外圍邏輯兩大模塊,其中內(nèi)核模塊又分為RORT A、RORT B、OROT C和Control模塊,每個底層模塊采用RTL(Registers Transfer Language)級描述,整體生成采用MAX+PLUSⅡ的圖形輸入法.通過波形仿真、下載芯片的測試,完成了計算機可編程并行接芯片8255的功能.
上傳時間： 2013-06-08
上傳用戶：asddsd
遙測系統(tǒng)由發(fā)射機、發(fā)射天線、接收天線、接收機組成.就遙測發(fā)射系統(tǒng)而言,傳統(tǒng)的模擬調(diào)制已經(jīng)很成熟,模擬發(fā)射機是利用調(diào)制信號的變化來控制變?nèi)荻O管的結(jié)電容容值的變化,從而改變壓控振蕩器的震蕩頻率來實現(xiàn)調(diào)頻;模擬調(diào)制碼速率、調(diào)制頻偏都受變?nèi)荻O管特性的限制,模擬調(diào)制功能單一、調(diào)制方式不可重組、單個系統(tǒng)調(diào)制頻率不可改變,無法滿足頻率多變的需求;隨著高速器件和軟件無線電技術(shù)的發(fā)展,數(shù)字調(diào)制發(fā)射機具有調(diào)制中心頻率可調(diào)、頻偏可編程、調(diào)制方式可重組、調(diào)制碼速率高、可實現(xiàn)較高的頻響、可以與編碼器合并擴展功能很強等優(yōu)點,成為今后發(fā)射機的發(fā)展主流.本論文討論了如何利用現(xiàn)場可編程器件FPGA結(jié)合Max+plusⅡ及VHDL語言,在遙測系統(tǒng)中實現(xiàn)了DDS+PLL+SSB模式的數(shù)字調(diào)制發(fā)射機.數(shù)字發(fā)射機設(shè)計主要包括方案選擇、系統(tǒng)設(shè)計、硬件電路實現(xiàn)及VHDL設(shè)計四個部分.論文中首先分析了目前遙測系統(tǒng)中使用的模擬調(diào)制發(fā)射機的不足及數(shù)字調(diào)制發(fā)射機的優(yōu)點,確定了發(fā)射機的設(shè)計方案;第二章介紹了電子設(shè)計自動化工具及數(shù)字電路設(shè)計方法;第三章詳細討論了組成發(fā)射機的各個部分的原理設(shè)計;第四章著重討論了各個部分的硬件電路實現(xiàn)、VHDL實現(xiàn)部分及設(shè)計的測試結(jié)果;最后總結(jié)了設(shè)計中需要進一步研究的問題.
標簽： FPGA 數(shù)字調(diào)頻 發(fā)射機 技術(shù)研究
上傳時間： 2013-04-24
上傳用戶：程嬰sky
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
