基于FPGA的GPIB接口IP核的研究與設(shè)計
上傳時間： 2013-11-04
上傳用戶：bensonlly
ISE新建工程及使用IP核步驟詳解
上傳時間： 2013-11-18
上傳用戶：peterli123456
以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結(jié)果。將設(shè)計的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核Nios II，構(gòu)成可編程片上系統(tǒng)（SOPC），利用極少的硬件資源實現(xiàn)了可重構(gòu)信號源。該系統(tǒng)基本功能都在FPGA芯片內(nèi)完成，利用 SOPC技術(shù)，在一片 FPGA 芯片上實現(xiàn)了整個信號源的硬件開發(fā)平臺，達到既簡化電路設(shè)計、又提高系統(tǒng)穩(wěn)定性和可靠性的目的。
上傳時間： 2013-11-06
上傳用戶：songkun
In the past decade, the size and complexity of manyFPGA designs exceeds the time and resourcesavailable to most design teams, making the use andreuse of Intellectual Property (IP) imperative.However, integrating numerous IP blocks acquiredfrom both internal and external sources can be adaunting challenge that often extends, rather thanshortens, design time. As today's designs integrateincreasing amounts of functionality, it is vital thatdesigners have access to proven, up-to-date IP fromreliable sources.
上傳時間： 2013-11-15
上傳用戶：lyy1234
FPGA 設(shè)計不再像過去一樣只是作為“膠連邏輯 (Gluelogic)”了，由于其復雜度逐年增加，通常還會集成極富挑戰(zhàn)性的 IP 核，如 PCI Express® 核等。新型設(shè)計中的復雜模塊即便不作任何改變也會在滿足 QoR(qualityof-result) 要求方面遇到一些困難。保留這些模塊的時序非常耗時，既讓人感到頭疼，往往還徒勞無功。設(shè)計保存流程可以幫助客戶解決這一難題，既可以讓他們滿足設(shè)計中關(guān)鍵模塊的時序要求，又能在今后重用實現(xiàn)的結(jié)果，從而顯著減少時序收斂過程中的運行次數(shù)。
上傳時間： 2013-11-04
上傳用戶：hui626493
醫(yī)療保健行業(yè)的發(fā)展趨勢是通過非置入手段來實現(xiàn)早期疾病預測，降低病人開支，這一趨勢促使醫(yī)療成像設(shè)備在該領(lǐng)域扮演了越來越重要的角色。為滿足這些行業(yè)目標需要的功能，設(shè)
上傳時間： 2013-10-15
上傳用戶：xsnjzljj
介紹了基于Xilinx Spartan- 3E FPGA XC3S250E 來完成分辨率為738×575 的PAL 制數(shù)字視頻信號到800×600 的VGA 格式轉(zhuǎn)換的實現(xiàn)方法。關(guān)鍵詞: 圖像放大; PAL; VGA; FPGA 目前, 絕大多數(shù)監(jiān)控系統(tǒng)中采用的高解析度攝像機均由47 萬像素的CCD 圖像傳感器采集圖像, 經(jīng)DSP 處理后輸出的PAL 制數(shù)字視頻信號不能直接在VGA 顯示器上顯示, 而在許多場合需要在VGA 顯示器上實時監(jiān)視, 這就需要將隔行PAL 制數(shù)字視頻轉(zhuǎn)換為逐行視頻并提高幀頻, 再將每幀圖像放大到800×600 或1 024×768。常用的圖像放大的方法有很多種, 如最臨近賦值法、雙線性插值法、樣條插值法等[ 1] 。由于要對圖像進行實時顯示, 本文采用一種近似的雙線性插值方法對圖像進行放大。隨著微電子技術(shù)及其制造工藝的發(fā)展, 可編程邏輯器件的邏輯門密度有了很大提高, 現(xiàn)場可編程邏輯門陣列( FPGA) 有著邏輯資源豐富和可重復以及系統(tǒng)配置的靈活性, 同時隨著微處理器、專用邏輯器件以及DSP 算法以IP Core 的形式嵌入到FPGA 中[ 2] , FPGA 的功能越來越強, 因此FPGA 在現(xiàn)代電子系統(tǒng)設(shè)計中發(fā)揮著越來越重要的作用。本課題的設(shè)計就是采用VHDL 描述, 基于FPGA 來實現(xiàn)的。
標簽： PAL-VGA FPGA 轉(zhuǎn)換器
上傳時間： 2013-12-03
上傳用戶：aa54
UG157 - LogiCORE™ IP Initiator/Target v3.1 for PCI™ 入門指南
上傳時間： 2013-11-06
上傳用戶：ewtrwrtwe
隨著多媒體時代的深入，各種令人眼花繚亂的視頻顯示技術(shù)迅猛發(fā)展，與此同時，層出不窮的新興應用也對產(chǎn)品音頻性能提出了更高的要求，比如用電腦直接撥打IP電話、進行視頻會議、儀器操作語音控制等場合都需要高質(zhì)量的語音效果。在市場推動下，不僅傳統(tǒng)模擬與混合信號器件供應商繼續(xù)深耕不懈，一些新進入該領(lǐng)域的公司也推出多種創(chuàng)新性方案應對市場需求。本文提出了利用ARM7微控制器，uC/OS-II實時操作系統(tǒng)和DSP處理內(nèi)核的音頻處理芯片的音頻處理方案。該方案能有效改善音質(zhì)，提供清晰、自然的語音。 音頻方面LPC2214+VS1003
標簽： 1003 VS IP電話 網(wǎng)絡(luò)
上傳時間： 2013-10-14
上傳用戶：1318695663
J-Link V8個人使用經(jīng)驗寫成的用戶手冊
上傳時間： 2013-10-07
上傳用戶：hulee
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
