現場可編程門陣列(FPGA)的發展已經有二十多年，從最初的1200門發展到了目前數百萬門至上千萬門的單片FPGA芯片。現在，FPGA已廣泛地應用于通信、消費類電子和車用電子類等領域，但國內市場基本上是國外品牌的天下。 在高密度FPGA中，芯片上時鐘分布質量變的越來越重要，時鐘延遲和時鐘偏差已成為影響系統性能的重要因素。目前，為了消除FPGA芯片內的時鐘延遲，減小時鐘偏差，主要有利用延時鎖相環(DLL)和鎖相環(PLL)兩種方法，而其各自又分為數字設計和模擬設計。雖然用模擬的方法實現的DLL所占用的芯片面積更小，輸出時鐘的精度更高，但從功耗、鎖定時間、設計難易程度以及可復用性等多方面考慮，我們更愿意采用數字的方法來實現。 本論文是以Xilinx公司Virtex-E系列FPGA為研究基礎，對全數字延時鎖相環(DLL)電路進行分析研究和設計，在此基礎上設計出具有自主知識產權的模塊電路。 本文作者在一年多的時間里，從對電路整體功能分析、邏輯電路設計、晶體管級電路設計和仿真以及最后對設計好的電路仿真分析、電路的優化等做了大量的工作，通過比較DLL與PLL、數字DLL與模擬DLL，深入的分析了全數字DLL模塊電路組成結構和工作原理，設計出了符合指標要求的全數字DLL模塊電路，為開發自我知識產權的FPGA奠定了堅實的基礎。 本文先簡要介紹FPGA及其時鐘管理技術的發展，然后深入分析對比了DLL和PLL兩種時鐘管理方法的優劣。接著詳細論述了DLL模塊及各部分電路的工作原理和電路的設計考慮，給出了全數字DLL整體架構設計。最后對DLL整體電路進行整體仿真分析，驗證電路功能，得出應用參數。在設計中，用Verilog-XL對部分電路進行數字仿真，Spectre對進行部分電路的模擬仿真，而電路的整體仿真工具是HSIM。 本設計采用TSMC0.18μmCMOS工藝庫建模，設計出的DLL工作頻率范圍從25MHz到400MHz，工作電壓為1.8V，工作溫度為-55℃～125℃，最大抖動時間為28ps，在輸入100MHz時鐘時的功耗為200MW，達到了國外同類產品的相應指標。最后完成了輸出電路設計，可以實現時鐘占空比調節，2倍頻，以及1.5、2、2.5、3、4、5、8、16時鐘分頻等時鐘頻率合成功能。
上傳時間： 2013-06-10
上傳用戶：yd19890720
本文對于全并行Viterbi譯碼器的設計及其FPGA實現方案進行了研究，并最終將用FPGA實現的譯碼器嵌入到某數字通信系統之中。 首先介紹了卷積碼及Viterbi譯碼算法的基本原理，并對卷積碼的糾錯性能進行了理論分析。接著介紹了Viterbi譯碼器各個模塊實現的一些經典算法，對這些算法的硬件結構設計進行優化并利用FPGA實現，而后在QuartusⅡ平臺上對各模塊的實現進行仿真以及在Matlab平臺上對結果進行驗證。最后給出Viterbi譯碼模塊應用在實際系統上的誤碼率測試性能結果。 測試結果表明，系統的誤碼率達到了工程標準的要求，從而驗證了譯碼器設計的可靠性，同時所設計的基于FPGA實現的全并行Viterbi譯碼器適用于高速數據傳輸的應用場合。
上傳時間： 2013-07-30
上傳用戶：13913148949
十種精密全波整流電路 圖中精密全波整流電路的名稱,純屬本人命的名,只是為了區分;除非特殊說明,增益均按1設計. 圖1是最經典的電路,優
上傳時間： 2013-07-21
上傳用戶：zoushuiqi
在過去的十幾年間，FPGA取得了驚人的發展：集成度已達到1000萬等效門、速度可達到400～500MHz。隨著FPGA的集成度不斷增大，在高密度FPGA中，芯片上時鐘的分布質量就變得越來越重要。時鐘延時和時鐘相位偏移已成為影響系統性能的重要因素。現在，解決時鐘延時問題主要使用時鐘延時補償電路。 為了消除FPGA芯片內的時鐘延時，減小時鐘偏差，本文設計了內置于FPGA芯片中的延遲鎖相環，采用一種全數字的電路結構，將傳統DLL中的用模擬方式實現的環路濾波器和壓控延遲鏈改進為數字方式實現的時鐘延遲測量電路，和延時補償調整電路，配合特定的控制邏輯電路，完成時鐘延時補償。在輸入時鐘頻率不變的情況下，只需一次調節過程即可完成輸入輸出時鐘的同步，鎖定時間較短，噪聲不會積累，抗干擾性好。 在Smic0.18um工藝下，設計出的時鐘延時補償電路工作頻率范圍從25MHz到300MHz，最大抖動時間為35ps，鎖定時間為13個輸入時鐘周期。另外，完成了時鐘相移電路的設計，實現可編程相移，為用戶提供與輸入時鐘同頻的相位差為90度，180度，270度的相移時鐘；時鐘占空比調節電路的設計，實現可編程占空比，可以提供占空比為50/50的時鐘信號；時鐘分頻電路的設計，實現頻率分頻，提供1.5，2，2.5，3，4，5，8，16分頻時鐘。
上傳時間： 2013-07-06
上傳用戶：LouieWu
傳統的全橋開關電源拓撲，最常用于大功率隔離式或脫線電源。雖然它需要多加兩個開關元件。但其能輸出更大功率，又有較高的效率，且變壓器體積比單端方式的都小。開關還有較小的電壓及電流應力。全橋變換器還提供固有的變壓器磁芯自動復位及平衡。因而可有最大占空比，進一步提高效率，而軟開關的全橋，可進一步改善性能提高效率。
上傳時間： 2014-07-13
上傳用戶：Garfield
移相控制的全橋PWM變換器是最常用的中大功率DC／DC變換電路拓撲形式之一。移相PWM控制方式利用開關管的結電容和高頻變壓器的漏電感或原邊串聯電感作為諧振元件，使開關管能進行零電壓開通和關斷，從而有效地降低了電路的開關損耗和開關噪聲，減少了器件開關過程中產生的電磁干擾，為變換器提高開關頻率、提高效率、減小尺寸及減輕質量提供了良好的條件。然而，傳統的移相全橋變換器的輸出整流二極管存在反向恢復過程，會引起寄生振蕩，二極管上存在很高的尖峰電壓，需增加阻容吸收回路進行抑制，文獻提出了兩種帶箝位二極管的拓撲，可以很好地抑制寄生振蕩。本文采取文獻提出的拓撲結構，設計了一臺280 W移相全橋軟開關DC／DC變換器，該變換器輸入電壓為194～310 V，輸出電壓為76V。
上傳時間： 2014-08-30
上傳用戶：thing20
針對實時型相機對系統小型化、通用化及數據高速率可靠傳輸的需求，文中在研究高速串行器/解串器（SerDes）器件TLK2711工作原理的基礎上，提出了高速串行全雙工通信協議總體設計方案。文章以TLK2711為物理層、FPGA為鏈路層設計了高速串行全雙工通信協議，對協議的實現進行了詳細的描述。協議的在定制中力求做到了最簡化，為上層用戶提供簡單的數據接口。試驗中通過兩塊電路板的聯調，完成了數據率為2.5Gbps的點對點高速傳輸，采用發送偽隨機碼測試，系統工作2小時，所測誤碼率小于10-12。
上傳時間： 2014-12-28
上傳用戶：wff
SPI（Serial Peripheral Interface，串行外圍接口）是Motorola公司提出的外圍接口協議，它采用一個串行、同步、全雙工的通信方式，解決了微處理器和外設之間的串行通信問題，并且可以和多個外設直接通信，具有配置靈活，結構簡單等優點。根據全功能SPI總線的特點，設計的SPI接口可以最大發送和接收16位數據；在主模式和從模式下SPI模塊的時鐘頻率最大可以達到系統時鐘的1/4，并且在主模式下可以提供具有四種不同相位和極性的時鐘供從模塊選擇；可以同時進行發送和接收操作，擁有中斷標志位和溢出中斷標志位。
上傳時間： 2013-11-11
上傳用戶：himbly
快速瞭解ECLIPSE 目錄 序言· 一．Eclipse 簡介 二．Eclipse 組織 三．Eclipse 相關術語 四．Eclipse 平臺 五．EMF & GEF 介紹 六．關於Eclipse、SWT 和JFace 一個SWT 應用程式的基礎材料 基本控制項 標籤 文件 按鈕 事件監聽器 複合控制項 Shell 佈局管理器 FillLayout GridLayout GridData 15 建立一個執行程式 為什麼使用SWT 七．OSGI 簡介 Eclipse 資源 附錄1 SWT 的內幕？ 附錄2 相關網站 附錄3 外掛開發
上傳時間： 2015-11-30
上傳用戶：cc1
最簡單的博客，功能全 后臺地址 admin.asp 用戶名或密碼為everbaidu
標簽： 博客
上傳時間： 2013-12-10
上傳用戶：天誠24
