CRC-16的編解碼程序和仿真結果。統計了漏檢概率隨錯誤比特數目的曲線。
標簽： CRC 16 編解碼 程序
上傳時間： 2015-11-19
上傳用戶：lepoke
verilog HDL編寫的出租車計費系統
標簽： verilog HDL 編寫 出租車計費系統
上傳時間： 2015-11-20
上傳用戶：nanshan
這是一個用于CRC的循環冗余檢查系統，用c++編寫,歡迎下載。
標簽： CRC 循環冗余
上傳時間： 2015-11-21
上傳用戶：wanghui2438
通用串行異步收發器8251的Verilog HDL源代碼,經過仿真驗證。
標簽： Verilog 8251 HDL 串行
上傳用戶：lizhizheng88
基于Verilog HDL的電梯系統設計
標簽： Verilog HDL 電梯 系統設計
上傳時間： 2015-11-22
上傳用戶：Divine
crc
標簽： crc
上傳用戶：zmy123
用verilog hdl硬件描述語言實現多人搶答器功能，有計時，計分，報警等功能。
標簽： verilog hdl 硬件描述語言 搶答器
上傳時間： 2015-11-25
上傳用戶：1427796291
本書從實際的角度介紹了硬件描述語言Verilog-HDL。通過動手實踐體驗其語法結構、功能等內涵
標簽： Verilog-HDL 角度 硬件描述語言 實踐
上傳時間： 2014-08-04
上傳用戶：xuanjie
一個經過DE2板驗證的數字移相信號發生器的HDL原代碼!曾經能夠獲獎的,工程設計的好東西!
標簽： DE2 HDL 數字移相 信號發生器
上傳時間： 2015-11-27
上傳用戶：wang5829
本文不但對CRC具有詳細的介紹，還有一個可靠（經過VC下測試）的CRC校驗源程序
標簽： CRC
上傳時間： 2013-12-12
上傳用戶：franktu
蟲蟲下載站版權所有 京ICP備2021023401號-1
