This program computes the CRC checksum of a file.
標(biāo)簽： computes checksum program This
上傳時(shí)間： 2015-10-27
上傳用戶：wxhwjf
SHTxx系列傳感器的crc校驗(yàn)相關(guān)內(nèi)容
標(biāo)簽： SHTxx crc 傳感器
上傳時(shí)間： 2013-12-19
上傳用戶：13215175592
海明碼和CRC校驗(yàn)碼加密和撿錯(cuò)程序 c編寫，有注釋
標(biāo)簽： CRC 海 校驗(yàn)碼 加密
上傳時(shí)間： 2013-12-22
上傳用戶：lo25643
fifo verilog hdl 源程序
標(biāo)簽： verilog fifo hdl 源程序
上傳時(shí)間： 2014-01-01
上傳用戶：我干你啊
Verilog-HDL編寫規(guī)范-非常全,非常適合初學(xué)者
標(biāo)簽： Verilog-HDL 編寫 初學(xué)者
上傳用戶：aappkkee
crc 算法, 使用Visual studio 2005實(shí)現(xiàn)
標(biāo)簽： Visual studio 2005 crc
上傳時(shí)間： 2014-01-16
上傳用戶：xlcky
在遠(yuǎn)距離數(shù)據(jù)傳輸中進(jìn)行差錯(cuò)控制一種重要的方法CRC算法。程序是用C語言實(shí)現(xiàn)。內(nèi)有詳細(xì)解釋，可讀性和移植性強(qiáng)。
標(biāo)簽： CRC 數(shù)據(jù)傳輸 差錯(cuò)控制 C語言
上傳時(shí)間： 2014-01-08
上傳用戶：佳期如夢(mèng)
Verilog HDL語言在FPGA實(shí)現(xiàn)中的存儲(chǔ)器的使用詳細(xì)說明
標(biāo)簽： Verilog FPGA HDL 語言
上傳時(shí)間： 2014-10-14
上傳用戶：litianchu
48 bit CRC routines These routines can be used to calculate a 48 bit CRC over an array of characters.
標(biāo)簽： routines bit CRC calculate
上傳時(shí)間： 2014-11-22
上傳用戶：270189020
256Mbits (x8) 528 Bytes Page, NAND Flash Memory Verilog HDL Model User Manual
標(biāo)簽： Verilog Manual Memory Mbits
上傳時(shí)間： 2013-12-11
上傳用戶：bakdesec
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
