概要2 個(gè)對(duì)稱的600MHz 高性能Blackfin 內(nèi)核328K Bytes 片內(nèi)存儲(chǔ)器每個(gè) Blackfin 內(nèi)核包括:2 個(gè)16 位MAC，2 個(gè)40 位alu，4 個(gè)8 位視頻alu，以及1 個(gè)40 位移位器RISC 式寄存器和指令模型，編程簡(jiǎn)單，編譯環(huán)境友好先進(jìn)的調(diào)試、跟蹤和性能監(jiān)視內(nèi)核電壓 0.8V-1.2V，片內(nèi)調(diào)壓器可調(diào)兼容 3.3V 及2.5V I/O256 引腳Mini-BGA 和297 引腳PBGA 兩種封裝外設(shè)兩個(gè)并行輸入/輸出外圍接口單元，支持ITU-R 656 視頻數(shù)據(jù)格式，可與ADI 的模擬前端ADC 無(wú)縫連接2 個(gè)雙通道全雙工同步串行接口，支持8 個(gè)立體聲I2S 通道2 個(gè)16 通道DMA 控制器和1 個(gè)內(nèi)部存儲(chǔ)器DMA 控制器SPI 兼容端口12 個(gè)通用32-bit 定時(shí)/計(jì)數(shù)器，支持PWMSPI 兼容端口支持 IrDA 的UART2 個(gè)“看門(mén)狗”定時(shí)器48 個(gè)可編程標(biāo)志引腳1x-63x 倍頻的片內(nèi)PLL
標(biāo)簽： Blackfin 嵌入式 對(duì)稱性 多處理器
上傳時(shí)間： 2013-11-06
上傳用戶：YUANQINHUI
Nios II定制指令用戶指南：With the Altera Nios II embedded processor, you as the system designer can accelerate time-critical software algorithms by adding custom instructions to the Nios II processor instruction set. Using custom instructions, you can reduce a complex sequence of standard instructions to a single instruction implemented in hardware. You can use this feature for a variety of applications, for example, to optimize software inner loops for digital signal processing (DSP), packet header processing, and computation-intensive applications. The Nios II configuration wizard,part of the Quartus® II software’s SOPC Builder, provides a graphical user interface (GUI) used to add up to 256 custom instructions to the Nios II processor. The custom instruction logic connects directly to the Nios II arithmetic logic unit (alu) as shown in Figure 1–1.
上傳時(shí)間： 2013-10-12
上傳用戶：kang1923
門(mén)拴電路,4位選擇器，alu,用verilog寫(xiě)的。
上傳時(shí)間： 2014-01-18
上傳用戶：ayfeixiao
Use the verilog language write a MIPS CPU code, and have additional instruction, for example: selection sort instruction. The code has contain combination circuit and sequenial circuit. CPU have contain alu, ADD, alu_CONTROL, DATA_MEMORY, INST_MEMORY, REGISTER, PC, and TESTBRANCH.
標(biāo)簽： instruction additional language example
上傳時(shí)間： 2014-01-17
上傳用戶：yyyyyyyyyy
ATmega128L單片機(jī) 數(shù)據(jù)手冊(cè) ATmega128L微控制器，它是采用低功耗COMS工藝生產(chǎn)的基于RISC結(jié)構(gòu)的8位微控制器，是目前AVR系列中功能最強(qiáng)大的單片機(jī)。AVR核將32個(gè)工作寄存器和豐富的指令集聯(lián)結(jié)在一起，所有的工作寄存器都與alu直接相連，實(shí)現(xiàn)了在一個(gè)時(shí)鐘周期內(nèi)執(zhí)行單條指令的同時(shí)訪問(wèn)兩個(gè)獨(dú)立寄存器的操作，具有良好的性價(jià)比。
標(biāo)簽： ATmega 128L 128 單片機(jī)
上傳時(shí)間： 2013-12-26
上傳用戶：skhlm
ADSP-BF53x是主頻高達(dá)600 MHz 高性能Blackfin處理器內(nèi)核包括：2個(gè)16位MAC，2個(gè)40位alu，4個(gè)8位視頻alu，以及1個(gè)40位移位器
標(biāo)簽： Blackfin ADSP-BF 600 MHz
上傳時(shí)間： 2013-12-16
上傳用戶：sxdtlqqjl
vhdl 語(yǔ)言程序設(shè)計(jì)，包括alu, mux 部分的程序設(shè)計(jì)。
標(biāo)簽： vhdl 語(yǔ)言程序設(shè)計(jì)
上傳時(shí)間： 2013-12-25
上傳用戶：zhaiye
1. 課程設(shè)計(jì)的任務(wù) 本次課程設(shè)計(jì)的任務(wù)是實(shí)現(xiàn)一個(gè)算術(shù)邏輯運(yùn)算單元，使之能夠完成不帶進(jìn)位位算術(shù)、邏輯八位二進(jìn)制數(shù)的運(yùn)算。由具有擴(kuò)展能力強(qiáng)，結(jié)構(gòu)簡(jiǎn)單清晰，連線方便快捷的總線結(jié)構(gòu)作為系統(tǒng)結(jié)構(gòu)。系統(tǒng)測(cè)試采用在系統(tǒng)的每個(gè)總線上設(shè)置測(cè)試孔。采用閃存存儲(chǔ)數(shù)據(jù)，系統(tǒng)可以通過(guò)監(jiān)測(cè)模塊來(lái)修改和控制微程序的運(yùn)行。 采用若干種類的芯片組作為運(yùn)算器和數(shù)據(jù)輸入輸出緩沖、輸入鎖存器，其中2片74LS181構(gòu)成8位字長(zhǎng)的alu單元是算術(shù)邏輯運(yùn)算單元核心。
標(biāo)簽： 算術(shù)邏輯運(yùn)算
上傳時(shí)間： 2014-01-12
上傳用戶：123456wh
用verilog語(yǔ)言編寫(xiě)，一個(gè)8-bit alu，可以完成按字節(jié)的+、-和與、或、非操作
標(biāo)簽： verilog 語(yǔ)言 編寫(xiě)
上傳時(shí)間： 2013-12-06
上傳用戶：妄想演繹師
16位cpu設(shè)計(jì)VHDL源碼，其中包括alu，clock，memory等部分的設(shè)計(jì)
上傳時(shí)間： 2016-06-30
上傳用戶：saharawalker
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
