LVDS(低壓差分信號(hào))標(biāo)準(zhǔn)ANSI/TIA /E IA26442A22001廣泛應(yīng)用于許多接口器件和一些ASIC及FPGA中。文中探討了LVDS的特點(diǎn)及其PCB (印制電路板)設(shè)計(jì),糾正了某些錯(cuò)誤認(rèn)識(shí)。應(yīng)用傳輸線理論分析了單線阻抗、雙線阻抗及LVDS差分阻抗計(jì)算方法,給出了計(jì)算單線阻抗和差分阻抗的公式,通過實(shí)際計(jì)算說明了差分阻抗與單線阻抗的區(qū)別,并給出了PCB布線時(shí)的幾點(diǎn)建議。關(guān)鍵詞: LVDS, 阻抗分析, 阻抗計(jì)算, PCB設(shè)計(jì) LVDS (低壓差分信號(hào))是高速、低電壓、低功率、低噪聲通用I/O接口標(biāo)準(zhǔn),其低壓擺幅和差分電流輸出模式使EM I (電磁干擾)大大降低。由于信號(hào)輸出邊緣變化很快,其信號(hào)通路表現(xiàn)為傳輸線特性。因此,在用含有LVDS接口的Xilinx或Altera等公司的FP2GA及其它器件進(jìn)行PCB (印制電路板)設(shè)計(jì)時(shí),超高速PCB設(shè)計(jì)和差分信號(hào)理論就顯得特別重要。
上傳時(shí)間： 2013-11-19
上傳用戶：水中浮云
提出了一種以S3C2440A為核心處理器的銀行評(píng)價(jià)器的設(shè)計(jì)方案，并結(jié)合XILINX公司的XL95144XL型CPLD，輔助S3C2440A，實(shí)現(xiàn)該銀行評(píng)價(jià)器的各部分功能以及系統(tǒng)信號(hào)之間的相互協(xié)調(diào)。該評(píng)價(jià)器在系統(tǒng)設(shè)計(jì)上采用液晶屏顯示，代替了以往簡(jiǎn)單的數(shù)碼管電路的顯示模式，在視覺上給人以全新的享受。同時(shí)，評(píng)價(jià)器增加了新的網(wǎng)絡(luò)供電方式，只要將評(píng)價(jià)器連接上網(wǎng)絡(luò)就可以正常工作，方便了客戶的使用。總之，此款銀行評(píng)價(jià)器采用了嵌入式系統(tǒng)的設(shè)計(jì)方案，大大豐富了系統(tǒng)功能，實(shí)現(xiàn)一個(gè)銀行評(píng)價(jià)器設(shè)計(jì)的新突破。 Abstract: S3C2440A of SamSung company is the core component of the embedded system. A design of bank assessor based on S3C2440A was provided in this paper. It used XL95144XL combined with S3C2440A to realize all the functions and coordination with system signals. This bank assessor used LCD to display instead of the former simple digital display and provided a new seusuous enjoment. Meanwhile，it provided a new method of network power supply，that the bank assessor could regularly work once it connected to the network，which is convenient for customers to use. In a word，this assessor takes embedded system，enriches the system’s functions and reclizes a new breakout.
標(biāo)簽： S3C2440A
上傳時(shí)間： 2013-11-03
上傳用戶：taa123456
本應(yīng)用指南討論 Xilinx 的復(fù)雜可編程邏輯器件 (CPLD)、現(xiàn)場(chǎng)可編程門陣列 (FPGA) 和 PROM 系列的配置與編程選項(xiàng)，并演示了各系列最常用的部分配置方法。
上傳時(shí)間： 2013-11-08
上傳用戶：xianglee
Virtex-5, Spartan-DSP FPGAs Application Note This application note demonstrates how efficient implementations of Digital Up Converters(DUC) and Digital Down Converters (DDC) can be done by leveraging the Xilinx DSP IPportfolio for increased productivity and reduced time to development. Step-by-step instruction is given on how to perform system-level trade off analysis and develop the most efficient FPGA implementation, thus allowing engineers a flexible, low-cost and low-power alternative to ASSP technologies.
標(biāo)簽： Spartan-DSP Virtex FPGAs Ap
上傳時(shí)間： 2013-10-23
上傳用戶：raron1989
上傳時(shí)間： 2013-11-19
上傳用戶：guanliya
頻譜分析儀的主要工作原理 接收到的中頻模擬信號(hào)經(jīng)過A/D轉(zhuǎn)換為14位的數(shù)字信 號(hào)，首先對(duì)數(shù)字信號(hào)進(jìn)行數(shù)字下變頻（DDC），得到I路、Q路信號(hào)，然后根據(jù)控制信號(hào)對(duì)I路、Q路信號(hào)進(jìn)行抽取濾波，使用CIC抽取濾波器完成，然后在分 別對(duì)I路、Q路信號(hào)分別進(jìn)行低通濾波，濾波器采用FIR濾波器和半帶濾波器相結(jié)合的方式，然后對(duì)信號(hào)進(jìn)行加窗、FFT（對(duì)頻譜進(jìn)行分析時(shí)進(jìn)行FFT運(yùn)算， 對(duì)功率譜進(jìn)行分析時(shí)不進(jìn)行FFT運(yùn)算）、I路和Q路平方求和、求平均。最后將輸出的數(shù)據(jù)送入到DSP中進(jìn)行顯示與控制的后續(xù)處理。
標(biāo)簽： Xilinx FPGA 多分辨率 頻譜分析儀
上傳時(shí)間： 2013-10-19
上傳用戶：幾何公差
上傳時(shí)間： 2013-11-22
上傳用戶：wuchunzhong
本文著重介紹了 Xilinx Platform Flash PROM 如何幫助系統(tǒng)和電路板設(shè)計(jì)人員簡(jiǎn)化 FPGA 配置設(shè)計(jì)。用于配置 FPGA 的可選解決方案有很多，但它們通常都需要大量的前期設(shè)計(jì)工作和時(shí)間。Platform Flash 是為配置 Xilinx FPGA 專門設(shè)計(jì)的一款包括硬件和軟件支持在內(nèi)的整體解決方案。
上傳時(shí)間： 2013-11-03
上傳用戶：zhangchu0807
There has long been a need for portable ultrasoundsystems that have good resolution at affordable costpoints. Portable systems enable healthcare providersto use ultrasound in remote locations such asdisaster zones, developing regions, and battlefields,where it was not previously practical to do so.
標(biāo)簽： Xilinx 便攜式 超聲系統(tǒng) 器件
上傳時(shí)間： 2013-10-26
上傳用戶：liulinshan2010
fpga
標(biāo)簽： spartan3e Xilinx FPGA 掉電
上傳時(shí)間： 2013-12-19
上傳用戶：wangrong
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
