計(jì)算器芯片的verilog實(shí)現(xiàn)代碼！ 時(shí)序仿真成功
標(biāo)簽： verilog 計(jì)算器 芯片 代碼
上傳時(shí)間： 2015-05-10
上傳用戶：三人用菜
利用Verilog編程實(shí)現(xiàn)狀態(tài)機(jī)的例子。很不錯(cuò)的。
標(biāo)簽： Verilog 編程實(shí)現(xiàn) 狀態(tài)
上傳用戶：陽光少年2016
以verilog HDL 語言編寫的一首歌曲，可供初學(xué)者借鑒
標(biāo)簽： verilog HDL 語言 編寫
上傳時(shí)間： 2013-12-26
上傳用戶：ma1301115706
verilog硬件描述語言進(jìn)行開發(fā)的一些實(shí)際經(jīng)驗(yàn)
標(biāo)簽： verilog 硬件描述語言 經(jīng)驗(yàn)
上傳時(shí)間： 2015-05-12
上傳用戶：黑漆漆
用verilog實(shí)現(xiàn)的四乘四鍵盤程序,在Quartus II上編譯通過并成功
標(biāo)簽： verilog Quartus 鍵盤程序 編譯
上傳時(shí)間： 2015-05-13
上傳用戶：ruan2570406
這是PCM電話傳輸系統(tǒng)模型的verilog程序,是一個(gè)modlesim開發(fā)環(huán)境下的工程文件,并有波形仿真結(jié)果.
標(biāo)簽： modlesim verilog PCM 電話
上傳時(shí)間： 2014-07-07
上傳用戶：lps11188
AES高級加密算法的verilog語言實(shí)現(xiàn)。同時(shí)附有AES協(xié)議的pdf文檔，和此代碼的測試程序，可作為一個(gè)IP核直接使用，可減少開發(fā)人員的設(shè)計(jì)時(shí)間。
標(biāo)簽： AES verilog 加密算法
上傳時(shí)間： 2014-01-08
上傳用戶：PresidentHuang
學(xué)些verilog語言的入門書籍，由汪正雄編寫，內(nèi)容挺全的，可以作為初學(xué)者的手冊。
標(biāo)簽： verilog 語言 書籍
上傳時(shí)間： 2015-05-14
上傳用戶：我們的船長
該文件是先入先出fifo的源代碼和測試文件
標(biāo)簽： fifo 源代碼 測試
上傳用戶：1427796291
本文件是pci的verilog源代碼程序
標(biāo)簽： verilog pci 源代碼 程序
上傳用戶：1079836864
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
