<table id="mquay"></table>
八位的偽隨機數產生的verilog文件linear-feedback-shift-register
標簽： linear-feedback-shift-register verilog 偽隨機
上傳時間： 2015-04-25
上傳用戶：fandeshun
Verilog HDL 程序 雙路脈沖發生器的代碼 包含了鍵盤控制，LED顯示，脈沖發生，脈沖頻率測量模塊 是我自己寫得，希望能對你有幫助，有問題可以mail：shaojunwu1@163.com
標簽： Verilog HDL 程序 代碼
上傳時間： 2015-04-26
上傳用戶：wpt
這個程序使用HID類API讀取USB設備資料﹐只列舉出所有HID設備﹐對于非HID類的設備不起作用
標簽： HID API USB 程序
上傳時間： 2014-08-26
上傳用戶：趙云興
這個程式把主機所有設備的描述元列舉出來﹐包括所有標準描述元和非標準描述元。
標簽： 程式
上傳時間： 2014-01-20
上傳用戶：498732662
一些很實用的verilog源程序，是初學者的好棒手，希望能給需要的人一點幫助，請支持一下。
標簽： verilog 源程序
上傳時間： 2014-01-25
上傳用戶：lepoke
uart d的verilog 程序，可以實現普通串口功能
標簽： verilog uart 程序
上傳時間： 2013-12-29
上傳用戶：lhc9102
課程實驗,自己做的一個關于請求分布的程序, 采用先進先出算法(FIFO)和最近最久未使用算法(LRU)進行頁面的置換
標簽： FIFO LRU 算法 實驗
上傳時間： 2014-02-01
上傳用戶：shawvi
用verilog語言在fpga中實現fifo功能！
標簽： verilog fpga fifo 語言
上傳時間： 2015-05-02
上傳用戶：epson850
D觸發器的設計 主要用在時序電路中。 所用語言為Verilog HDL.
標簽： Verilog HDL D觸發器 時序電路
上傳時間： 2014-06-23
上傳用戶：ywqaxiwang
用一位全加器組成四位全加器. 所用語言是Verilog HDL. 主要用在加法器的設計中。
標簽： Verilog HDL 全加器 語言
上傳用戶：zukfu
蟲蟲下載站版權所有 京ICP備2021023401號-1
