verilog 實現(xiàn)的jtag ip模塊 包括了測試程序
標簽： verilog jtag 模塊 測試程序
上傳時間： 2014-12-08
上傳用戶：葉山豪
用msp430實現(xiàn)數(shù)字,語音錄音的功能,免去 錄音帶的源碼.
標簽： msp 430
上傳時間： 2013-12-16
上傳用戶：wangyi39
PLD與8051接口的參考設(shè)計 Xilinx提供的verilog源代碼
標簽： verilog Xilinx 8051 PLD
上傳時間： 2014-01-01
上傳用戶：xzt
一個嵌入式RISC CPU 的Verilog 設(shè)計源碼，可綜合。內(nèi)含詳細的設(shè)計文擋。
標簽： Verilog RISC CPU 嵌入式
上傳時間： 2015-04-16
上傳用戶：tianjinfan
用verilog寫的很好的cpu core
標簽： verilog core cpu
上傳時間： 2015-04-17
上傳用戶：海陸空653
初學(xué)verilog HDL時 找的好資料 大家共享
標簽： verilog HDL 家
上傳時間： 2015-04-19
上傳用戶：wfeel
是verilog例子。初級適用。包括了簡單的例子。
標簽： verilog
上傳時間： 2013-12-25
上傳用戶：lixinxiang
openaccess與verilog互相轉(zhuǎn)化時所用的源代碼，在安裝了openaccess的windows和linux上都可以使用。
標簽： openaccess verilog 轉(zhuǎn)化 源代碼
上傳時間： 2015-04-23
上傳用戶：maizezhen
用Verilog DHL語言編寫的一個數(shù)字鐘程序,除了基本計數(shù),還具有校時,鬧鐘功能
標簽： Verilog DHL 語言 編寫
上傳時間： 2013-12-15
上傳用戶：維子哥哥
Lattice公司的A Verilog HDL Test Bench Primer應(yīng)用手冊
標簽： Lattice Verilog Primer Bench
上傳時間： 2015-04-25
上傳用戶：宋桃子
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
