這是我寫的一個關于操作系統(tǒng)的FIFO的過程，希望大學在使用的同時指出不足之處，
標簽： FIFO 操作系統(tǒng) 過程
上傳時間： 2015-03-28
上傳用戶：stewart·
以一個簡單的例子說明模擬退火算法的思想。 模擬退火法求函數f(x,y) = 5sin(xy) + x^2 + y^2的最小值，對理解模擬退火算法是一個很好的程序示例。
標簽： 5sin xy 模擬退火算法 模擬退火
上傳時間： 2015-04-13
上傳用戶：zhanditian
初學verilog HDL時 找的好資料 大家共享
標簽： verilog HDL 家
上傳時間： 2015-04-19
上傳用戶：wfeel
用Verilog DHL語言編寫的一個數字鐘程序,除了基本計數,還具有校時,鬧鐘功能
標簽： Verilog DHL 語言 編寫
上傳時間： 2013-12-15
上傳用戶：維子哥哥
編了個8*8位的fifo數據緩沖器的vhdl源程序，是經過quartusII4.2編譯成功的程序。。希望能跟各位交流
標簽： fifo vhdl 數據緩沖器 源程序
上傳時間： 2015-04-29
上傳用戶：chens000
systemverilog編寫的fifo例子
標簽： systemverilog fifo 編寫
上傳時間： 2014-11-17
上傳用戶：dapangxie
以verilog HDL 語言編寫的一首歌曲，可供初學者借鑒
標簽： verilog HDL 語言 編寫
上傳時間： 2013-12-26
上傳用戶：ma1301115706
兩序列x(n)和y(n)的交叉譜分析，ol(0:m)頻率，tl(0:m)周期，px(0:m)是x(n)的連續(xù)功率譜，py(0:m)是y(n)的連續(xù)功率譜，pxy(0:m)協譜，qxy(0:m)余譜，rxy(0:m)凝聚譜，cxy(0:m)位相差譜，lxy(0:m)滯后時間長度譜，rxy951(0:m)凝聚譜F-檢驗的95％置信上限，rxy952(0:m)凝聚譜Goodman-檢驗的95％置信上限，其中m=[n/2.]。
標簽： 序列 分
上傳時間： 2014-01-12
上傳用戶：ghostparker
用Verilog HDL 語言編寫的播放梁祝的程序
標簽： Verilog HDL 語言 編寫
上傳時間： 2015-05-24
上傳用戶：zuozuo1215
用vhdl編寫的fifo隊列.可以在maxplus2平臺上使用.
標簽： maxplus2 vhdl fifo 編寫
上傳時間： 2015-06-16
上傳用戶：zhangliming420
蟲蟲下載站版權所有 京ICP備2021023401號-1
