linux下進程間通信方式之一的fifo讀寫源程序。
標簽： linux fifo 進程間通信 方式
上傳時間： 2017-07-18
上傳用戶：dongqiangqiang
次代碼利用verilog HDL來描述的，可以實現2倍頻功能，只是頻率有一點誤差。
標簽： verilog HDL 代碼
上傳時間： 2014-01-11
上傳用戶：維子哥哥
詳盡介紹了VERILOG編程過程中的組合邏輯和時序邏輯設計方法，同時對仿真程序的編程和使用也做了完美的講解，便于快速學習掌握
標簽： VERILOG 編程 組合邏輯 時序邏輯
上傳時間： 2013-12-11
上傳用戶：gdgzhym
本書介紹了大量verilog HDL程序設計的實例，對于verilog語言學習者和從事相關工作的工程師來說，都有一定的學習和參考價值。
標簽： verilog HDL 程序設計
上傳時間： 2014-01-17
上傳用戶：czl10052678
基于verilog硬件描述語言的uartr硬件實現方式
標簽： verilog uartr 硬件描述語言 硬件實現
上傳時間： 2017-08-16
上傳用戶：familiarsmile
fifo 的vhdl源程序,容量為1024*8的fifo程序代碼
標簽： fifo 1024 vhdl 源程序
上傳時間： 2013-12-23
上傳用戶：yt1993410
自己寫的一個片上網絡路由節點的fifo模塊，工作頻率達到1ghz。
標簽： fifo 片上網絡 模塊 路由
上傳時間： 2014-01-22
上傳用戶：jkhjkh1982
上傳時間： 2017-08-21
上傳用戶：Breathe0125
verilog 和VHDL實現的can總線接口代碼
標簽： verilog VHDL can 總線接口
上傳時間： 2014-01-16
上傳用戶：xhz1993
用verilog設計一個簡單的cpu系統
標簽： verilog cpu
上傳時間： 2014-01-05
上傳用戶：zhoujunzhen
蟲蟲下載站版權所有 京ICP備2021023401號-1
