亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

VeriLog

VeriLogHDL是一種硬件描述語言,以文本形式來描述數(shù)字系統(tǒng)硬件的結構和行為的語言,用它可以表示邏輯電路圖、邏輯表達式,還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。VeriLogHDL和VHDL是世界上最流行的兩種硬件描述語言,都是在20世紀80年代中期開發(fā)出來的。前者由GatewayDesignAutomation公司(該公司于1989年被Cadence公司收購)開發(fā)。兩種HDL均為IEEE標準。[1]
主站蜘蛛池模板: 景宁| 沛县| 钟山县| 胶南市| 潜山县| 湟源县| 苏尼特右旗| 屏边| 忻城县| 林西县| 卢氏县| 曲松县| 沙河市| 新乐市| 福建省| 利津县| 洞头县| 闸北区| 武山县| 北海市| 舒兰市| 剑河县| 乐安县| 郴州市| 陆丰市| 长武县| 鲜城| 甘南县| 怀柔区| 宿州市| 丹东市| 香河县| 自治县| 新余市| 永和县| 咸丰县| 长岛县| 广安市| 克山县| 安乡县| 石泉县|