<s id="qkmwo"></s>
ASK調(diào)制VHDL程序及仿真 基于VHDL硬件描述語言，對基帶信號進行ASK振幅調(diào)制
標簽： VHDL ASK 調(diào)制 程序
上傳時間： 2013-12-27
上傳用戶：362279997
MASK調(diào)制VHDL程序與仿真 基于VHDL硬件描述語言，對基帶信號進行MASK調(diào)制
標簽： VHDL MASK 調(diào)制 程序
上傳時間： 2015-06-08
上傳用戶：一諾88
CPSK調(diào)制VHDL程序及仿真 基于VHDL硬件描述語言，對基帶信號進行調(diào)制
標簽： VHDL CPSK 調(diào)制 程序
上傳時間： 2013-12-17
上傳用戶：zycidjl
用VHDL編寫的由FPGA控制SDRAM的存儲控制程序
標簽： SDRAM VHDL FPGA 編寫
上傳時間： 2013-12-14
上傳用戶：waizhang
這是VHDL數(shù)字系統(tǒng)設計的試驗指導書，里面有許多好的例子。
標簽： VHDL 數(shù)字系統(tǒng)設計 指導書
上傳時間： 2015-06-09
上傳用戶：wab1981
基于FPGA的直接數(shù)字合成器的設計與分析的代碼程序,代碼格式為VHDL
標簽： FPGA VHDL 代碼 直接數(shù)字合成器
上傳用戶：huql11633
16位1024點FFT的VHDL語言實現(xiàn)
標簽： 1024 VHDL FFT 語言
上傳時間： 2013-11-29
上傳用戶：鳳臨西北
1024點８位FFT的VHDL語言實現(xiàn)方式，大家可以參考一下。
上傳用戶：lijinchuan
數(shù)字均衡器是通訊信道抗碼間干擾的重要環(huán)節(jié),這是一個用vhdl寫的代碼以及用SYNPLIFY8.0綜合的RTL電路圖 它包含三個模塊FILTER,ERR_DECISION,ADJUST 希望對大家有用.
標簽： ERR_DECISION SYNPLIFY FILTER ADJUST
上傳用戶：cazjing
這是一個用VHDL層次化設計的一個九九乘法表源文件,還包含仿真波形
標簽： VHDL 乘法 仿真 波形
上傳時間： 2013-12-18
上傳用戶：ainimao
蟲蟲下載站版權所有 京ICP備2021023401號-1
