用VerilogHDL實現基于FPGA的通用分頻器的設計
標簽： VerilogHDL FPGA 分頻器
上傳時間： 2013-10-28
上傳用戶：xiaoxiang
基于FPGA的小數分頻實現方法
標簽： FPGA 小數分頻 實現方法
上傳時間： 2013-10-11
上傳用戶：jiangxiansheng
基于FPGA的調制和解調的數字信號有多種,包括2ASK、2FSK、2PSK等,文中介紹了2FSK信號的調制與解調,以及該信號的功率譜。最后提供驗證結果,證明仿真結果符合要求。
標簽： FPGA 2FSK 數字信號 調制解調
上傳時間： 2013-10-29
上傳用戶：caozhizhi
通過Xilinx Spartan-6 FPGA 的Multiboot特性,允許用戶一次將多個配置文件下載入Flash中,根據不同時刻的需求,在不掉電重啟的情況下,從中選擇一個來重配置FPGA,實現不同功能,提高器件利用率,增加系統安全性,降低系統成本。
標簽： Xilinx-Spartan MultiBoot FPGA
上傳時間： 2013-11-04
上傳用戶：z1191176801
Alter FPGA的設計流程以及DSP設計.
標簽： Alter FPGA DSP 設計流程
上傳時間： 2013-11-13
上傳用戶：caixiaoxu26
賽靈思采用專為 FPGA 定制的芯片制造工藝和創新型統一架構，讓 7 系列 FPGA 的功耗較前一代器件降低一半以上。
標簽： FPGA 賽靈思 功耗 減
上傳時間： 2013-11-18
上傳用戶：liaofamous
本白皮書介紹了有關賽靈思 28 nm 7 系列 FPGA 功耗的幾個方面，其中包括臺積電 28nm高介電層金屬閘 (HKMG) 高性能低功耗（28nm HPL 或 28 HPL）工藝的選擇。
標簽： FPGA 28 nm 賽靈思
上傳時間： 2013-10-27
上傳用戶：giraffe
實時電話計費系統是企業、事業單位信息管理的一個重要組成部分。介紹了一種用FPGA器件實現電話計費系統的方法，并給出了設計框圖和詳細設計過程。設計采用Veriiog_HDL硬件語言。
標簽： FPGA 電話計費器
上傳用戶：葉山豪
堆疊與載入賽靈思打造令人驚嘆的FPGA
標簽： FPGA 堆疊 賽靈思
上傳時間： 2013-10-31
上傳用戶：朗朗乾坤
WP374 Xilinx FPGA的部分重配置
標簽： Xilinx FPGA 374 WP
上傳時間： 2013-11-11
上傳用戶：zhaoke2005
蟲蟲下載站版權所有 京ICP備2021023401號-1
