亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

T-technical

  • Ku波段30W固態(tài)功率放大器

    本文敘述了研制的應(yīng)用于VSAT衛(wèi)星通信的Ku波段30W固態(tài)功率放大器(SSPA)。闡述了該固態(tài)功率放大器的方案構(gòu)成和關(guān)鍵部分的設(shè)計,包括功率合成網(wǎng)絡(luò)、微帶.波導(dǎo)轉(zhuǎn)換的設(shè)計;功率合成電路的設(shè)計,特別是波導(dǎo)魔T的優(yōu)化設(shè)計。研制的30W固態(tài)功率放大器的主要性能為:中心頻率14.25GHz,帶寬500MHz,P.1dB輸出功率30W,大信號增益45dB,帶內(nèi)波動小于5dB。

    標(biāo)簽: 30W Ku波段 固態(tài)功率 放大器

    上傳時間: 2013-11-22

    上傳用戶:robter

  • 西門子S7-200 CPU PID控制圖解

    PID控制器由比例單元(P)、積分單元(I)和微分單元(D)組成。其輸入e (t)與輸出u (t)的關(guān)系為 u(t)=kp[e(t)+1/TI∫e(t)dt+TD*de(t)/dt] 式中積分的上下限分別是0和t 因此它的傳遞函數(shù)為:G(s)=U(s)/E(s)=kp[1+1/(TI*s)+TD*s] 其中kp為比例系數(shù); TI為積分時間常數(shù); TD為微分時間常數(shù).  

    標(biāo)簽: 200 CPU PID 西門子

    上傳時間: 2013-11-04

    上傳用戶:jiiszha

  • Delta Sigma的ADC橋測量技術(shù)

      Sensors for pressure, load, temperature, acceleration andmany other physical quantities often take the form of aWheatstone bridge. These sensors can be extremely linearand stable over time and temperature. However, mostthings in nature are only linear if you don’t bend them toomuch. In the case of a load cell, Hooke’s law states that thestrain in a material is proportional to the applied stress—as long as the stress is nowhere near the material’s yieldpoint (the “point of no return” where the material ispermanently deformed).

    標(biāo)簽: Delta Sigma ADC 測量技術(shù)

    上傳時間: 2013-11-13

    上傳用戶:墻角有棵樹

  • 相敏檢波電路鑒相特性的仿真研究

    分析了調(diào)幅信號和載波信號之間的相位差與調(diào)制信號的極性的對應(yīng)關(guān)系,得出了相敏檢波電路輸出電壓的極性與調(diào)制信號的極性有對應(yīng)關(guān)系的結(jié)論。為了驗證相敏檢波電路的這一特性,給出3 個電路方案,分別選用理想元件和實際元件,采用Multisim 對其進(jìn)行仿真實驗,直觀形象地演示了相敏檢波電路的鑒相特性,是傳統(tǒng)的實際操作實驗所不可比擬的。關(guān)鍵詞:相敏檢波;鑒相特性;Multisim;電路仿真 Abstract : The corresponding relation between modulation signal polarity and difference phases of amplitudemodulated signal and the carrier signal ,the polarity of phase2sensitive detecting circuit output voltage and the polarity of modulation signal are correspondent . In order to verify this characteristic ,three elect ric circuit s plans are produced ,idea element s and actual element s are selected respectively. Using Multisim to carry on a simulation experiment ,and then demonst rating the phase detecting characteristic of the phase sensitive circuit vividly and directly. Which is t raditional practical experience cannot be com pared.Keywords :phase sensitive detection ;phase2detecting characteristic ;Multisim;circuit simulation

    標(biāo)簽: 相敏檢波 電路 仿真研究 鑒相

    上傳時間: 2013-11-23

    上傳用戶:guanhuihong

  • 不同功能觸發(fā)器的相互轉(zhuǎn)換方法

    觸發(fā)器是時序邏輯電路的基本構(gòu)成單元,按功能不同可分為 RS 觸發(fā)器、 JK 觸發(fā)器、 D 觸發(fā)器及 T 觸發(fā)器四種,其功能的描述可以使用功能真值表、激勵表、狀態(tài)圖及特性方程。只要增加門電路便可以實現(xiàn)不同功能觸發(fā)器的相互轉(zhuǎn)換,例如要將 D 觸發(fā)器轉(zhuǎn)換為 JK 觸發(fā)器,轉(zhuǎn)換的關(guān)鍵是推導(dǎo)出 D 觸發(fā)器的輸入端 D 與 JK 觸發(fā)器的輸入端J 、 K 及狀態(tài)輸出端 Qn 的邏輯表達(dá)式,然后用門電路去實現(xiàn)該邏輯表達(dá)式。具體的設(shè)計方法有公式法和圖表法兩種。

    標(biāo)簽: 觸發(fā)器 轉(zhuǎn)換

    上傳時間: 2014-12-23

    上傳用戶:lbbyxmoran

  • 一階RC電路的暫態(tài)過程

      一、實驗?zāi)康?  1.觀察RC電路充放電過程,掌握時間常數(shù)的測量方法。   2.研究RC積分電路和微分電路的特點。   二、實驗任務(wù)   1.觀察記錄圖示電路的放電過程。求出時間常數(shù)τ。   2.設(shè)計時間常數(shù)τ為1ms的RC積分電路和微分電路,用示波器觀察在脈沖信號源周期不同(與時間常數(shù)相比,即輸入脈沖寬度T<<τ、T=τ、T>>τ)時的電路輸出,記錄輸入、輸出波形。

    標(biāo)簽: RC電路 暫態(tài)過程

    上傳時間: 2013-10-25

    上傳用戶:baitouyu

  • 時鐘分相技術(shù)應(yīng)用

    摘要: 介紹了時鐘分相技術(shù)并討論了時鐘分相技術(shù)在高速數(shù)字電路設(shè)計中的作用。 關(guān)鍵詞: 時鐘分相技術(shù); 應(yīng)用 中圖分類號: TN 79  文獻(xiàn)標(biāo)識碼:A   文章編號: 025820934 (2000) 0620437203 時鐘是高速數(shù)字電路設(shè)計的關(guān)鍵技術(shù)之一, 系統(tǒng)時鐘的性能好壞, 直接影響了整個電路的 性能。尤其現(xiàn)代電子系統(tǒng)對性能的越來越高的要求, 迫使我們集中更多的注意力在更高頻率、 更高精度的時鐘設(shè)計上面。但隨著系統(tǒng)時鐘頻率的升高。我們的系統(tǒng)設(shè)計將面臨一系列的問 題。 1) 時鐘的快速電平切換將給電路帶來的串?dāng)_(Crosstalk) 和其他的噪聲。 2) 高速的時鐘對電路板的設(shè)計提出了更高的要求: 我們應(yīng)引入傳輸線(T ransm ission L ine) 模型, 并在信號的匹配上有更多的考慮。 3) 在系統(tǒng)時鐘高于100MHz 的情況下, 應(yīng)使用高速芯片來達(dá)到所需的速度, 如ECL 芯 片, 但這種芯片一般功耗很大, 再加上匹配電阻增加的功耗, 使整個系統(tǒng)所需要的電流增大, 發(fā) 熱量增多, 對系統(tǒng)的穩(wěn)定性和集成度有不利的影響。 4) 高頻時鐘相應(yīng)的電磁輻射(EM I) 比較嚴(yán)重。 所以在高速數(shù)字系統(tǒng)設(shè)計中對高頻時鐘信號的處理應(yīng)格外慎重, 盡量減少電路中高頻信 號的成分, 這里介紹一種很好的解決方法, 即利用時鐘分相技術(shù), 以低頻的時鐘實現(xiàn)高頻的處 理。 1 時鐘分相技術(shù) 我們知道, 時鐘信號的一個周期按相位來分, 可以分為360°。所謂時鐘分相技術(shù), 就是把 時鐘周期的多個相位都加以利用, 以達(dá)到更高的時間分辨。在通常的設(shè)計中, 我們只用到時鐘 的上升沿(0 相位) , 如果把時鐘的下降沿(180°相位) 也加以利用, 系統(tǒng)的時間分辨能力就可以 提高一倍(如圖1a 所示)。同理, 將時鐘分為4 個相位(0°、90°、180°和270°) , 系統(tǒng)的時間分辨就 可以提高為原來的4 倍(如圖1b 所示)。 以前也有人嘗試過用專門的延遲線或邏輯門延時來達(dá)到時鐘分相的目的。用這種方法產(chǎn)生的相位差不夠準(zhǔn)確, 而且引起的時間偏移(Skew ) 和抖動 (J itters) 比較大, 無法實現(xiàn)高精度的時間分辨。 近年來半導(dǎo)體技術(shù)的發(fā)展, 使高質(zhì)量的分相功能在一 片芯片內(nèi)實現(xiàn)成為可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能優(yōu)異的時鐘 芯片。這些芯片的出現(xiàn), 大大促進(jìn)了時鐘分相技術(shù)在實際電 路中的應(yīng)用。我們在這方面作了一些嘗試性的工作: 要獲得 良好的時間性能, 必須確保分相時鐘的Skew 和J itters 都 比較小。因此在我們的設(shè)計中, 通常用一個低頻、高精度的 晶體作為時鐘源, 將這個低頻時鐘通過一個鎖相環(huán)(PLL ) , 獲得一個較高頻率的、比較純凈的時鐘, 對這個時鐘進(jìn)行分相, 就可獲得高穩(wěn)定、低抖動的分 相時鐘。 這部分電路在實際運用中獲得了很好的效果。下面以應(yīng)用的實例加以說明。2 應(yīng)用實例 2. 1 應(yīng)用在接入網(wǎng)中 在通訊系統(tǒng)中, 由于要減少傳輸 上的硬件開銷, 一般以串行模式傳輸 圖3 時鐘分為4 個相位 數(shù)據(jù), 與其同步的時鐘信號并不傳輸。 但本地接收到數(shù)據(jù)時, 為了準(zhǔn)確地獲取 數(shù)據(jù), 必須得到數(shù)據(jù)時鐘, 即要獲取與數(shù) 據(jù)同步的時鐘信號。在接入網(wǎng)中, 數(shù)據(jù)傳 輸?shù)慕Y(jié)構(gòu)如圖2 所示。 數(shù)據(jù)以68MBös 的速率傳輸, 即每 個bit 占有14. 7ns 的寬度, 在每個數(shù)據(jù) 幀的開頭有一個用于同步檢測的頭部信息。我們要找到與它同步性好的時鐘信號, 一般時間 分辨應(yīng)該達(dá)到1ö4 的時鐘周期。即14. 7ö 4≈ 3. 7ns, 這就是說, 系統(tǒng)時鐘頻率應(yīng)在300MHz 以 上, 在這種頻率下, 我們必須使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型門延遲為340p s) , 如前所述, 這樣對整個系統(tǒng)設(shè)計帶來很多的困擾。 我們在這里使用鎖相環(huán)和時鐘分相技術(shù), 將一個16MHz 晶振作為時鐘源, 經(jīng)過鎖相環(huán) 89429 升頻得到68MHz 的時鐘, 再經(jīng)過分相芯片AMCCS4405 分成4 個相位, 如圖3 所示。 我們只要從4 個相位的68MHz 時鐘中選擇出與數(shù)據(jù)同步性最好的一個。選擇的依據(jù)是: 在每個數(shù)據(jù)幀的頭部(HEAD) 都有一個8bit 的KWD (KeyWord) (如圖1 所示) , 我們分別用 這4 個相位的時鐘去鎖存數(shù)據(jù), 如果經(jīng)某個時鐘鎖存后的數(shù)據(jù)在這個指定位置最先檢測出這 個KWD, 就認(rèn)為下一相位的時鐘與數(shù)據(jù)的同步性最好(相關(guān))。 根據(jù)這個判別原理, 我們設(shè)計了圖4 所示的時鐘分相選擇電路。 在板上通過鎖相環(huán)89429 和分相芯片S4405 獲得我們所要的68MHz 4 相時鐘: 用這4 個 時鐘分別將輸入數(shù)據(jù)進(jìn)行移位, 將移位的數(shù)據(jù)與KWD 作比較, 若至少有7bit 符合, 則認(rèn)為檢 出了KWD。將4 路相關(guān)器的結(jié)果經(jīng)過優(yōu)先判選控制邏輯, 即可輸出同步性最好的時鐘。這里, 我們運用AMCC 公司生產(chǎn)的 S4405 芯片, 對68MHz 的時鐘進(jìn)行了4 分 相, 成功地實現(xiàn)了同步時鐘的獲取, 這部分 電路目前已實際地應(yīng)用在某通訊系統(tǒng)的接 入網(wǎng)中。 2. 2 高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用 高速、高精度的模擬- 數(shù)字變換 (ADC) 一直是高速數(shù)據(jù)采集系統(tǒng)的關(guān)鍵部 分。高速的ADC 價格昂貴, 而且系統(tǒng)設(shè)計 難度很高。以前就有人考慮使用多個低速 圖5 分相技術(shù)應(yīng)用于采集系統(tǒng) ADC 和時鐘分相, 用以替代高速的ADC, 但由 于時鐘分相電路產(chǎn)生的相位不準(zhǔn)確, 時鐘的 J itters 和Skew 比較大(如前述) , 容易產(chǎn)生較 大的孔徑晃動(Aperture J itters) , 無法達(dá)到很 好的時間分辨。 現(xiàn)在使用時鐘分相芯片, 我們可以把分相 技術(shù)應(yīng)用在高速數(shù)據(jù)采集系統(tǒng)中: 以4 分相后 圖6 分相技術(shù)提高系統(tǒng)的數(shù)據(jù)采集率 的80MHz 采樣時鐘分別作為ADC 的 轉(zhuǎn)換時鐘, 對模擬信號進(jìn)行采樣, 如圖5 所示。 在每一采集通道中, 輸入信號經(jīng)過 緩沖、調(diào)理, 送入ADC 進(jìn)行模數(shù)轉(zhuǎn)換, 采集到的數(shù)據(jù)寫入存儲器(M EM )。各個 采集通道采集的是同一信號, 不過采樣 點依次相差90°相位。通過存儲器中的數(shù) 據(jù)重組, 可以使系統(tǒng)時鐘為80MHz 的采 集系統(tǒng)達(dá)到320MHz 數(shù)據(jù)采集率(如圖6 所示)。 3 總結(jié) 靈活地運用時鐘分相技術(shù), 可以有效地用低頻時鐘實現(xiàn)相當(dāng)于高頻時鐘的時間性能, 并 避免了高速數(shù)字電路設(shè)計中一些問題, 降低了系統(tǒng)設(shè)計的難度。

    標(biāo)簽: 時鐘 分相 技術(shù)應(yīng)用

    上傳時間: 2013-12-17

    上傳用戶:xg262122

  • PCI ExpressTM Architecture

    PCI ExpressTM Architecture Add-in Card Compliance Checklist for the PCI Express Base 1.0a SpecificationThe PCI Special Interest Group disclaims all warranties and liability for the use of this document and the information contained herein and assumes no responsibility for any errors that may appear in this document, nor does the PCI Special Interest Group make a commitment to update the information contained herein.Contact the PCI Special Interest Group office to obtain the latest revision of this checklistQuestions regarding the ths document or membership in the PCI Special Interest Group may be forwarded tPCI Special Interest Group5440 SW Westgate Drive #217Portland, OR 97221Phone: 503-291-2569Fax: 503-297-1090 DISCLAIMERThis document is provided "as is" with no warranties whatsoever, including any warranty of merchantability, noninfringement, fitness for any particular purpose, or any warranty otherwise arising out of any proposal, specification, or sample.  The PCI SIG disclaims all liability for infringement of proprietary rights, relating to use of information in this specification.  No license, express or implied, by estoppel or otherwise, to any intellectual property rights is granted herein.

    標(biāo)簽: Architecture ExpressTM PCI

    上傳時間: 2013-11-03

    上傳用戶:gy592333

  • 電感和磁珠的區(qū)別及應(yīng)用場合和作用

    磁珠由氧磁體組成,電感由磁心和線圈組成,磁珠把交流信號轉(zhuǎn)化為熱能,電感把交流存儲起來,緩慢的釋放出去。 磁珠對高頻信號才有較大阻礙作用,一般規(guī)格有100歐/100mMHZ ,它在低頻時電阻比電感小得多。電感的等效電阻可有Z=2X3.14xf 來求得。 鐵氧體磁珠 (Ferrite Bead) 是目前應(yīng)用發(fā)展很快的一種抗干擾元件,廉價、易用,濾除高頻噪聲效果顯著。 在電路中只要導(dǎo)線穿過它即可(我用的都是象普通電阻模樣的,導(dǎo)線已穿過并膠合,也有表面貼裝的形式,但很少見到賣的)。當(dāng)導(dǎo)線中電流穿過時,鐵氧體對低頻電流幾乎沒有什么阻抗,而對較高頻率的電流會產(chǎn)生較大衰減作用。高頻電流在其中以熱量形式散發(fā),其等效電路為一個電感和一個電阻串聯(lián),兩個元件的值都與磁珠的長度成比例。 磁珠種類很多,制造商應(yīng)提供技術(shù)指標(biāo)說明,特別是磁珠的阻抗與頻率關(guān)系的曲線。 有的磁珠上有多個孔洞,用導(dǎo)線穿過可增加元件阻抗(穿過磁珠次數(shù)的平方),不過在高頻時所增加的抑制噪聲能力不可能如預(yù)期的多,而用多串聯(lián)幾個磁珠的辦法會好些。 鐵氧體是磁性材料,會因通過電流過大而產(chǎn)生磁飽和,導(dǎo)磁率急劇下降。大電流濾波應(yīng)采用結(jié)構(gòu)上專門設(shè)計的磁珠,還要注意其散熱措施。 鐵氧體磁珠不僅可用于電源電路中濾除高頻噪聲(可用于直流和交流輸出),還可廣泛應(yīng)用于其他電路,其體積可以做得很小。特別是在數(shù)字電路中,由于脈沖信號含有頻率很高的高次諧波,也是電路高頻輻射的主要根源,所以可在這種場合發(fā)揮磁珠的作用。 鐵氧體磁珠還廣泛應(yīng)用于信號電纜的噪聲濾除。 以常用于電源濾波的HH-1H3216-500為例,其型號各字段含義依次為:HH 是其一個系列,主要用于電源濾波,用于信號線是HB系列;1 表示一個元件封裝了一個磁珠,若為4則是并排封裝四個的;H 表示組成物質(zhì),H、C、M為中頻應(yīng)用(50-200MHz),T低頻應(yīng)用(<50MHz),S高頻應(yīng)用(>200MHz);3216 封裝尺寸,長3.2mm,寬1.6mm,即1206封裝;500 阻抗(一般為100MHz時),50 ohm。 其產(chǎn)品參數(shù)主要有三項:阻抗[Z]@100MHz (ohm) : Typical 50, Minimum 37;直流電阻DC Resistance (m ohm): Maximum 20;額定電流Rated Current (mA): 2500. 磁珠有很高的電阻率和磁導(dǎo)率, 他等效于電阻和電感串聯(lián), 但電阻值和電感值都隨頻率變化。 他比普通的電感有更好的高頻濾波特性,在高頻時呈現(xiàn)阻性,所以能在相當(dāng)寬的頻率范圍內(nèi)保持較高的阻抗,從而提高調(diào)頻濾波效果。 磁珠主要用于高頻隔離,抑制差模噪聲等。

    標(biāo)簽: 電感

    上傳時間: 2013-11-05

    上傳用戶:貓愛薛定諤

  • 模擬cmos集成電路設(shè)計(design of analog

    模擬集成電路的設(shè)計與其說是一門技術(shù),還不如說是一門藝術(shù)。它比數(shù)字集成電路設(shè)計需要更嚴(yán)格的分析和更豐富的直覺。嚴(yán)謹(jǐn)堅實的理論無疑是嚴(yán)格分析能力的基石,而設(shè)計者的實踐經(jīng)驗無疑是誕生豐富直覺的源泉。這也正足初學(xué)者對學(xué)習(xí)模擬集成電路設(shè)計感到困惑并難以駕馭的根本原因。.美國加州大學(xué)洛杉機分校(UCLA)Razavi教授憑借著他在美國多所著名大學(xué)執(zhí)教多年的豐富教學(xué)經(jīng)驗和在世界知名頂級公司(AT&T,Bell Lab,HP)卓著的研究經(jīng)歷為我們提供了這本優(yōu)秀的教材。本書自2000午出版以來得到了國內(nèi)外讀者的好評和青睞,被許多國際知名大學(xué)選為教科書。同時,由于原著者在世界知名頂級公司的豐富研究經(jīng)歷,使本書也非常適合作為CMOS模擬集成電路設(shè)計或相關(guān)領(lǐng)域的研究人員和工程技術(shù)人員的參考書。... 本書介紹模擬CMOS集成電路的分析與設(shè)計。從直觀和嚴(yán)密的角度闡述了各種模擬電路的基本原理和概念,同時還闡述了在SOC中模擬電路設(shè)計遇到的新問題及電路技術(shù)的新發(fā)展。本書由淺入深,理論與實際結(jié)合,提供了大量現(xiàn)代工業(yè)中的設(shè)計實例。全書共18章。前10章介紹各種基本模塊和運放及其頻率響應(yīng)和噪聲。第11章至第13章介紹帶隙基準(zhǔn)、開關(guān)電容電路以及電路的非線性和失配的影響,第14、15章介紹振蕩器和鎖相環(huán)。第16章至18章介紹MOS器件的高階效應(yīng)及其模型、CMOS制造工藝和混合信號電路的版圖與封裝。 1 Introduction to Analog Design 2 Basic MOS Device Physics 3 Single-Stage Amplifiers 4 Differential Amplifiers 5 Passive and Active Current Mirrors 6 Frequency Response of Amplifiers 7 Noise 8 Feedback 9 Operational Amplifiers 10 Stability and Frequency Compensation 11 Bandgap References 12 Introduction to Switched-Capacitor Circuits 13 Nonlinearity and Mismatch 14 Oscillators 15 Phase-Locked Loops 16 Short-Channel Effects and Device Models 17 CMOS Processing Technology 18 Layout and Packaging

    標(biāo)簽: analog design cmos of

    上傳時間: 2014-12-23

    上傳用戶:杜瑩12345

主站蜘蛛池模板: 泸西县| 祁东县| 鄂托克旗| 海兴县| 茂名市| 芦山县| 井冈山市| 洪泽县| 台湾省| 乐清市| 沙坪坝区| 高淳县| 栾川县| 合作市| 公主岭市| 韶山市| 中牟县| 兴城市| 子洲县| 渝北区| 徐汇区| 伊吾县| 临潭县| 外汇| 水城县| 都匀市| 饶阳县| 双牌县| 库伦旗| 师宗县| 绥滨县| 若尔盖县| 枣强县| 东阳市| 大同县| 新巴尔虎左旗| 遂昌县| 政和县| 四子王旗| 逊克县| 乌苏市|