使用CPLD仿真8088核,內(nèi)有源程序和說明,可以參考
標(biāo)簽： CPLD 8088 仿真 有源
上傳時間： 2013-11-25
上傳用戶：TF2015
Verilog HDL編寫的四位數(shù)碼管動態(tài)顯示程序,外圍電路用CPLD來實(shí)現(xiàn)
標(biāo)簽： Verilog CPLD HDL 編寫
上傳時間： 2016-06-12
上傳用戶：米卡
通過VERILOG HDL語言使用CPLD連接PS2鍵盤.
標(biāo)簽： VERILOG CPLD HDL PS2
上傳用戶：cccole0605
cpld語言編制的16位ad轉(zhuǎn)換器ads850的驅(qū)動
標(biāo)簽： cpld ads 850 語言
上傳時間： 2014-11-23
上傳用戶：yulg
Altera公司調(diào)試CPLD/FPGA用的USBblaster的制作文檔，很詳細(xì)的，已經(jīng)實(shí)踐過，絕對沒有問題
標(biāo)簽： USBblaster Altera CPLD FPGA
上傳時間： 2013-12-25
上傳用戶：huannan88
該P(yáng)DF文檔是CPLD/FPGA的入門教程。里面敘述了PLD的基本結(jié)構(gòu)，選擇CPLD/FPGA的方式方法。
標(biāo)簽： CPLD FPGA PLD
上傳時間： 2016-06-20
上傳用戶：520
基于CPLD/FPGA的SPI控制的IP核的實(shí)現(xiàn)spi_master
標(biāo)簽： spi_master CPLD FPGA SPI
上傳用戶：sxdtlqqjl
基于CPLD的擾碼與解擾碼器的設(shè)計，擾碼用M序列實(shí)現(xiàn)，m序列級數(shù)和頻率可選
標(biāo)簽： CPLD 碼器
上傳時間： 2016-06-21
上傳用戶：Shaikh
CPLD/FPGA常用模塊與綜合系統(tǒng)設(shè)計實(shí)例光盤程序
標(biāo)簽： CPLD FPGA 模塊 光盤
上傳用戶：kiklkook
AN485_CH-MAX II CPLD 中的串行外設(shè)接口主機(jī)（verilog SPI）
標(biāo)簽： verilog CH-MAX CPLD 485
上傳時間： 2013-12-14
上傳用戶：zl5712176
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
