8255內(nèi)部包括三個并行數(shù)據(jù)輸入/輸出端口，兩個工作方式控制電路，一個讀/寫控制邏輯電路和8位總線緩沖器。各部分功能概括如下： （1）端口A、B、CA口：是一個8位數(shù)據(jù)輸
標簽： 8255 數(shù)據(jù)手冊
上傳時間： 2013-05-21
上傳用戶：隱界最新
stc 單片機最新ISP免安裝軟件！中文界面，但有些USB TO 232接口支持不是很好。
上傳時間： 2013-05-29
上傳用戶：vaidya1bond007b1
射頻識別技術(RFID)是一種通過電磁耦合方式工作的無線識別系統(tǒng)，具有保密性強、無接觸式信息傳遞等特點，目前廣泛應用于物流、公共交通、門禁控制等與人們生活密切相關的方方面面。 本論文的目的是開發(fā)出一款讀卡終端設備，支持IS014443標準中規(guī)定的TypeA、Type B兩種類型的卡，具有高級擴展功能，也可以在硬件基礎上進行增減，以適應不同場合的需要。 讀卡器設計中采用嵌入式芯片為處理核心，讀卡功能采用射頻讀卡芯片實現(xiàn)。讀卡器終端具有網(wǎng)絡接口、USB接口和觸摸屏接口。軟件上采用移植嵌入式系統(tǒng)并添加任務的模式實現(xiàn)讀卡器的各功能。通過對軟硬件的調(diào)試實現(xiàn)了RYID讀卡器原理樣機的硬件與軟件平臺構(gòu)律。
上傳時間： 2013-06-12
上傳用戶：450976175
STC頭文件，stc89系列， STC頭文件，stc89系列。。。。
上傳時間： 2013-05-25
上傳用戶：李彥東
隨著電信數(shù)據(jù)傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網(wǎng)絡是基于話音傳輸業(yè)務的網(wǎng)絡,已不能適應當前的需求.而建設新的寬帶網(wǎng)絡需要相當大的投資且建設工期長,無法滿足特定客戶對高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復用技術是把一個單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個或者多個低速數(shù)據(jù)鏈路上進行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復用傳輸芯片的設計方案,使用四個E1構(gòu)成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調(diào)整機制,可以動態(tài)添加或刪除某條E1鏈路,實現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡實現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結(jié)合的方法,A路插滿一幀(30時隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類推,循環(huán)間插所有的數(shù)據(jù).接收電路進行HDB3解碼,幀同步定位(子幀同步和復幀同步),線路延遲判斷,FIFO和SDRAM實現(xiàn)多路數(shù)據(jù)的對齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個數(shù)字電路采用Verilog硬件描述語言設計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現(xiàn),經(jīng)過綜合和布線,特別是寫約束和增量布線手動調(diào)整電路的布局,降低關鍵路徑延時,最終滿足設計要求.
上傳時間： 2013-07-16
上傳用戶：asdkin
隨著電子技術和EDA技術的發(fā)展,大規(guī)模可編程邏輯器件PLD(Programmable Logic Device)、現(xiàn)場可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規(guī)模集成電路芯片,實現(xiàn)計算機可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中.基于大規(guī)模PLD或FPGA的計算機接口電路不僅具有集成度高、體積小和功耗低等優(yōu)點,而且還具有獨特的用戶可編程能力,從而實現(xiàn)計算機系統(tǒng)的功能重構(gòu).該課題以Altera公司FPGA(FLEX10K)系列產(chǎn)品為載體,在MAX+PLUSⅡ開發(fā)環(huán)境下采用VHDL語言,設計并實現(xiàn)了計算機可編程并行接芯片8255的功能.設計采用VHDL的結(jié)構(gòu)描述風格,依據(jù)芯片功能將系統(tǒng)劃分為內(nèi)核和外圍邏輯兩大模塊,其中內(nèi)核模塊又分為RORT A、RORT B、OROT C和Control模塊,每個底層模塊采用RTL(Registers Transfer Language)級描述,整體生成采用MAX+PLUSⅡ的圖形輸入法.通過波形仿真、下載芯片的測試,完成了計算機可編程并行接芯片8255的功能.
上傳時間： 2013-06-08
上傳用戶：asddsd
cadence 15.7安裝步驟及方法安裝步驟： 1、 證書生成 a、雙擊Crack->keygen.exe， b、HO
上傳時間： 2013-07-26
上傳用戶：xoxoliguozhi
這個是STC單片機的全系列頭文件. 這個是STC單片機的全系列頭文件
上傳時間： 2013-04-24
上傳用戶：1054154823
目錄 第1章 概述 1.1 采用C語言提高編制單片機應用程序的效率 1.2 C語言具有突出的優(yōu)點 1.3 AvR單片機簡介 1.4 AvR單片機的C編譯器簡介 第2章 學習AVR單片機C程序設計所用的軟件及實驗器材介紹 2.1 IAR Enlbedded Workbench IDE C語言編譯器 2.2 AVR Studio集成開發(fā)環(huán)境 2.3 PonyProg2000下載軟件及SL—ISP下載軟件 2.4 AVR DEM0單片機綜合實驗板 2.5 AvR單片機JTAG仿真器 2.6 并口下載器 2.7 通用型多功能USB編程器 第3章 AvR單片機開發(fā)軟件的安裝及第一個入門程序 3.1 安裝IAR for AVR 4.30集成開發(fā)環(huán)境 3.2 安裝AVR Studio集成開發(fā)環(huán)境 3.3 安裝PonyProg2000下載軟件 3.4 安裝SLISP下載軟件 3.5 AvR單片機開發(fā)過程 3.6 第一個AVR入門程序 第4章 AVR單片機的主要特性及基本結(jié)構(gòu) 4.1 ATMEGA16(L)單片機的產(chǎn)品特性 4.2 ATMEGA16(L)單片機的基本組成及引腳配置 4.3 AvR單片機的CPU內(nèi)核 4.4 AvR的存儲器 4.5 系統(tǒng)時鐘及時鐘選項 4.6 電源管理及睡眠模式 4.7 系統(tǒng)控制和復位 4.8 中斷 第5章 C語言基礎知識 5.1 C語言的標識符與關鍵字 5.2 數(shù)據(jù)類型 5.3 AVR單片機的數(shù)據(jù)存儲空間 5.4 常量、變量及存儲方式 5.5 數(shù)組 5.6 C語言的運算 5.7 流程控制 5.8 函數(shù) 5.9 指針 5.10 結(jié)構(gòu)體 5.11 共用體 5.12 中斷函數(shù) 第6章 ATMEGA16(L)的I/O端口使用 6.1 ATMEGAl6(L)的I/O端口 6.2 ATMEGAl6(L)中4組通用數(shù)字I/O端口的應用設置 6.3 ATMEGA16(L)的I/O端口使用注意事項 6.4 ATMEGAl6(L)PB口輸出實驗 6.5 8位數(shù)碼管測試 6.6 獨立式按鍵開關的使用 6.7 發(fā)光二極管的移動控制(跑馬燈實驗) 6.8 0～99數(shù)字的加減控制 6.9 4×4行列式按鍵開關的使用 第7章 ATMEGAl6(L)的中斷系統(tǒng)使用 7.1 ATMEGA16(L)的中斷系統(tǒng) 7.2 相關的中斷控制寄存器 7.3 INT1外部中斷實驗 7.4 INTO／INTl中斷計數(shù)實驗 7.5 INTO／INTl中斷嵌套實驗 7.6 2路防盜報警器實驗 7.7 低功耗睡眠模式下的按鍵中斷 7.8 4×4行列式按鍵的睡眠模式中斷喚醒設計 第8章 ATMEGAl6(L)驅(qū)動16×2點陣字符液晶模塊 8.1 16×2點陣字符液晶顯示器概述 8.2 液晶顯示器的突出優(yōu)點 8.3 16×2字符型液晶顯示模塊(LCM)特性 8.4 16×2字符型液晶顯示模塊(LCM)引腳及功能 8.5 16×2字符型液晶顯示模塊(LCM)的內(nèi)部結(jié)構(gòu) 8.6 液晶顯示控制驅(qū)動集成電路HD44780特點 8.7 HD44780工作原理 8.8 LCD控制器指令 8.9 LCM工作時序 8.10 8位數(shù)據(jù)傳送的ATMEGAl6(L)驅(qū)動16×2點陣字符液晶模塊的子函數(shù) 8.11 8位數(shù)據(jù)傳送的16×2 LCM演示程序1 8.12 8位數(shù)據(jù)傳送的16×2 LCM演示程序2 8.13 4位數(shù)據(jù)傳送的ATMEGA16(L)驅(qū)動16×2點陣字符液晶模塊的子函數(shù) 8.14 4位數(shù)據(jù)傳送的16×2 LCM演示程序 第9章 ATMEGA16(L)的定時/計數(shù)器 9.1 預分頻器和多路選擇器 9.2 8位定時/計時器T/C0 9.3 8位定時/計數(shù)器0的寄存器 9.4 16位定時/計數(shù)器T/C1 9.5 16位定時/計數(shù)器1的寄存器 9.6 8位定時/計數(shù)器T/C2 9.7 8位T/C2的寄存器 9.8 ICC6.31A C語言編譯器安裝 9.9 定時/計數(shù)器1的計時實驗 9.10 定時/計數(shù)器0的中斷實驗 9.11 4位顯示秒表實驗 9.12 比較匹配中斷及定時溢出中斷的測試實驗 9.13 PWM測試實驗 9.14 0～5 V數(shù)字電壓調(diào)整器 9.15 定時器(計數(shù)器)0的計數(shù)實驗 9.16 定時/計數(shù)器1的輸入捕獲實驗 ......
上傳時間： 2013-07-30
上傳用戶：yepeng139
該課題通過對開放式數(shù)控技術的全面調(diào)研和對運動控制技術的深入研究,并針對國內(nèi)運動控制技術的研究起步較晚的現(xiàn)狀,結(jié)合激光雕刻領域的具體需要,緊跟當前運動控制技術研究的發(fā)展趨勢,吸收了世界開放式數(shù)控技術和相關運動控制技術的最新成果,采納了基于DSP和FPGA的方案,研制了一款比較新穎的、功能強大的、具有很大柔性的四軸多功能運動控制卡.該論文主要內(nèi)容如下:首先,通過對制造業(yè)、開放式數(shù)控系統(tǒng)、運動控制卡等行業(yè)現(xiàn)狀的全面調(diào)研,基于對運動系統(tǒng)控制技術的深入學習,在比較了幾種常用的運動控制方案的基礎上,確定了基于DSP和FPGA的運動控制設計方案,并規(guī)劃了板卡的總體結(jié)構(gòu).其次,針對運動控制中的一些具體問題,如高速、高精度、運動平穩(wěn)性、實時控制以及多軸聯(lián)動等,在FPGA上設計了功能相互獨立的四軸運動控制電路,仔細規(guī)劃并定義了各個寄存器的具體功能,設計了功能完善的加/減速控制電路、變頻分配電路、倍頻分頻電路和三個功能各異的計數(shù)器電路等,完全實現(xiàn)了S-曲線升降速運動、自動降速點運動、A/B相編碼器倍頻計數(shù)電路等特殊功能.再次,介紹了DSP在運動控制中的作用,合理規(guī)劃了DSP指令的形成過程,并對DSP軟件的具體實現(xiàn)進行了框架性的設計.然后,根據(jù)光電隔離原理設計了數(shù)字輸入/輸出電路;結(jié)合DAC原理設計了四路模擬輸出電路;實現(xiàn)了PCI接口電路的設計;并針對常見的干擾現(xiàn)象,提出了有效的抗干擾措施.最后,利用運動控制卡強大的運動控制功能,并針對激光雕刻行業(yè)進行大幅圖形掃描時需要實時處理大量的圖形數(shù)據(jù)的特別需要,在板卡第四軸完全實現(xiàn)了激光控制功能,并基于FPGA內(nèi)部的16KBit塊RAM,開辟了大量數(shù)據(jù)區(qū)以便進行大幅圖形的實時處理.
上傳時間： 2013-06-09
上傳用戶：youlongjian0
