RFID 低頻基站芯片開發(fā)及應(yīng)用文檔 方便開發(fā)
上傳時間： 2013-05-15
上傳用戶：qiao8960
隨著半導(dǎo)體制造技術(shù)不斷的進(jìn)步，SOC(System On a Chip)是未來IC產(chǎn)業(yè)技術(shù)研究關(guān)注的重點。由于SOC設(shè)計的日趨復(fù)雜化，芯片的面積增大，芯片功能復(fù)雜程度增大，其設(shè)計驗證工作也愈加繁瑣。復(fù)雜ASIC設(shè)計功能驗證已經(jīng)成為整個設(shè)計中最大的瓶頸。 使用FPGA系統(tǒng)對ASIC設(shè)計進(jìn)行功能驗證，就是利用FPGA器件實現(xiàn)用戶待驗證的IC設(shè)計。利用測試向量或通過真實目標(biāo)系統(tǒng)產(chǎn)生激勵，驗證和測試芯片的邏輯功能。通過使用FPGA系統(tǒng)，可在ASIC設(shè)計的早期，驗證芯片設(shè)計功能，支持硬件、軟件及整個系統(tǒng)的并行開發(fā)，并能檢查硬件和軟件兼容性，同時還可在目標(biāo)系統(tǒng)中同時測試系統(tǒng)中運(yùn)行的實際軟件。FPGA仿真的突出優(yōu)點是速度快，能夠?qū)崟r仿真用戶設(shè)計所需的對各種輸入激勵。由于一些SOC驗證需要處理大量實時數(shù)據(jù)，而FPGA作為硬件系統(tǒng)，突出優(yōu)點是速度快，實時性好。可以將SOC軟件調(diào)試系統(tǒng)的開發(fā)和ASIC的開發(fā)同時進(jìn)行。 此設(shè)計以ALTERA公司的FPGA為主體來構(gòu)建驗證系統(tǒng)硬件平臺，在FPGA中通過加入嵌入式軟核處理器NIOS II和定制的JTAG(Joint Test ActionGroup)邏輯來構(gòu)建與PC的調(diào)試驗證數(shù)據(jù)鏈路，并采用定制的JTAG邏輯產(chǎn)生測試向量，通過JTAG控制SOC目標(biāo)系統(tǒng)，達(dá)到對SOC內(nèi)部和其他IP(IntellectualProperty)的在線測試與驗證。同時，該驗證平臺還可以支持SOC目標(biāo)系統(tǒng)后續(xù)軟件的開發(fā)和調(diào)試。 本文介紹了芯片驗證系統(tǒng)，包括系統(tǒng)的性能、組成、功能以及系統(tǒng)的工作原理；搭建了基于JTAG和FPGA的嵌入式SOC驗證系統(tǒng)的硬件平臺，提出了驗證系統(tǒng)的總體設(shè)計方案，重點對驗證系統(tǒng)的數(shù)據(jù)鏈路的實現(xiàn)進(jìn)行了闡述；詳細(xì)研究了嵌入式軟核處理器NIOS II系統(tǒng)，并將定制的JTAG邏輯與處理器NIOS II相結(jié)合，構(gòu)建出調(diào)試與驗證數(shù)據(jù)鏈路；根據(jù)芯片驗證的要求，設(shè)計出軟核處理器NIOS II系統(tǒng)與PC建立數(shù)據(jù)鏈路的軟件系統(tǒng)，并完成芯片在線測試與驗證。 本課題的整體任務(wù)主要是利用FPGA和定制的JTAG掃描鏈技術(shù)，完成對國產(chǎn)某型DSP芯片的驗證與測試，研究如何構(gòu)建一種通用的SOC芯片驗證平臺，解決SOC驗證系統(tǒng)的可重用性和驗證數(shù)據(jù)發(fā)送、傳輸、采集的實時性、準(zhǔn)確性、可測性問題。本文在SOC驗證系統(tǒng)在芯片驗證與測試應(yīng)用研究領(lǐng)域，有較高的理論和實踐研究價值。
上傳時間： 2013-05-25
上傳用戶：ccsp11
信號與信息處理是信息科學(xué)中近幾年來發(fā)展最為迅速的學(xué)科之一,隨著片上系統(tǒng)(SOC,System On Chip)時代的到來,FPGA正處于革命性數(shù)字信號處理的前沿。基于FPGA的設(shè)計可以在系統(tǒng)可再編程及在系統(tǒng)調(diào)試,具有吞吐量高,能夠更好地防止授權(quán)復(fù)制、元器件和開發(fā)成本進(jìn)一步降低、開發(fā)時間也大大縮短等優(yōu)點。然而,FPGA器件是基于SRAM結(jié)構(gòu)的編程工藝,掉電后編程信息立即丟失,每次加電時,配置數(shù)據(jù)都必須重新下載,并且器件支持多種配置方式,所以研究FPGA器件的配置方案在FPGA系統(tǒng)設(shè)計中具有極其重要的價值,這也給用于可編程邏輯器件編程的配置接口電路和實驗開發(fā)設(shè)備提出了更高的要求。 本論文基于IEEE1149.1標(biāo)準(zhǔn)和USB2.0技術(shù),完成了FPGA配置接口電路及實驗開發(fā)板的設(shè)計與實現(xiàn)。作者在充分理解IEEE1149.1標(biāo)準(zhǔn)和USB技術(shù)原理的基礎(chǔ)上,針對Altcra公司專用的USB數(shù)據(jù)配置電纜USB-Blaster,對其內(nèi)部工作原理及工作時序進(jìn)行測試與詳細(xì)分析,完成了基于USB配置接口的FPGA芯片開發(fā)實驗電路的完整軟硬件設(shè)計及功能時序仿真。作者最后進(jìn)行了軟硬件調(diào)試,完成測試與驗證,實現(xiàn)了對Altera系列PLD的配置功能及實驗開發(fā)板的功能。 本文討論的USB下載接口電路被驗證能在Altera的QuartusII開發(fā)環(huán)境下直接使用,無須在主機(jī)端另行設(shè)計通信軟件,其兼容性較現(xiàn)有設(shè)計有所提高。由于PLD(Programmable Logic Device)廠商對其知識產(chǎn)權(quán)嚴(yán)格保密,使得基于USB接口的配置電路應(yīng)用受到很大限制,同時也加大了自行對其進(jìn)行開發(fā)設(shè)計的難度。 與傳統(tǒng)的基于PC并口的下載接口電路相比,本設(shè)計的基于USB下載接口電路及FPGA實驗開發(fā)板具有更高的編程下載速率、支持熱插拔、體積小、便于攜帶、降低對PC硬件傷害,且具備其它下載接口電路不具備的SignalTapII嵌入式邏輯分析儀和調(diào)試NiosII嵌入式軟核處理器等明顯優(yōu)勢。從成本來看,本設(shè)計的USB配置接口電路及FPGA實驗開發(fā)板與其同類產(chǎn)品相比有較強(qiáng)的競爭力。
上傳時間： 2013-04-24
上傳用戶：lingduhanya
本文以電子不停車收費(fèi)系統(tǒng)課題為背景，設(shè)計并實現(xiàn)了基于FPGA的π/4-DOPSK全數(shù)字中頻發(fā)射機(jī)和接收機(jī)。π/4-DQPSK廣泛應(yīng)用于移動通信和衛(wèi)星通信中，具有頻帶利用率高、頻譜特性好、抗衰落性能強(qiáng)的特點。 近年來現(xiàn)場可編程門陣列(FPGA)器件在芯片邏輯規(guī)模和處理速度等方面性能的迅速提高，用硬件編程實現(xiàn)無線功能的軟件無線電技術(shù)在理論和實用化上都趨于成熟和完善，因此可以把數(shù)字調(diào)制，數(shù)字上/下變頻，數(shù)字解調(diào)在同一塊FPGA上實現(xiàn)，即實現(xiàn)了中頻發(fā)射機(jī)和接收機(jī)一體化的片上可編程系統(tǒng)(SOPC，System On Programmabie Chip)。 本文首先根據(jù)指標(biāo)要求對數(shù)字收發(fā)機(jī)方案進(jìn)行設(shè)計，確定了適合不停車收費(fèi)系統(tǒng)的全數(shù)字發(fā)射機(jī)和接收機(jī)的結(jié)構(gòu)，接著根據(jù)π/4-DQPSK發(fā)射機(jī)和接收機(jī)的理論，設(shè)計并實現(xiàn)了基于FPGA的成形濾波器SRRC、半帶濾波器HB和定時算法并給出性能分析，最后給出硬件測試平臺上結(jié)果和測試結(jié)果分析。
標(biāo)簽： 4DQPSK FPGA 全數(shù)字
上傳時間： 2013-06-23
上傳用戶：chuckbassboy
當(dāng)今電子系統(tǒng)的設(shè)計是以大規(guī)模FPGA為物理載體的系統(tǒng)芯片的設(shè)計，基于FPGA的片上系統(tǒng)可稱為可編程片上系統(tǒng)(SOPC)。SOPC的設(shè)計是以知識產(chǎn)權(quán)核(IPCore)為基礎(chǔ)，以硬件描述語言為主要設(shè)計手段，借助以計算機(jī)為平臺的EDA工具進(jìn)行的。 本文在介紹了FPGA與SOPC相關(guān)技術(shù)的基礎(chǔ)上，給出了SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的方案。在分析設(shè)計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發(fā)軟件進(jìn)行SOPC(System On a Programmable Chip)設(shè)計流程后，依據(jù)調(diào)制解調(diào)算法提出了一種基于DSP Builder調(diào)制解調(diào)器的SOPC實現(xiàn)方案，模塊化的設(shè)計方法大大縮短了調(diào)制解調(diào)器的開發(fā)周期。 在SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的過程中，用MATLAB/Simulink的圖形方式調(diào)用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進(jìn)行系統(tǒng)建模，在Simulink中仿真通過后，利用DSP Builder將Simulink的模型文件(．mdl)轉(zhuǎn)化成通用的硬件描述語言VHDL文件，從而避免了VHDL語言手動編寫系統(tǒng)的煩瑣過程，將精力集中于算法的優(yōu)化上。 基于DSP Builder的開發(fā)功能，調(diào)制解調(diào)器電路中的低通濾波器可直接調(diào)用FIRIP Core，進(jìn)一步提高了開發(fā)效率。 在進(jìn)行編譯、仿真調(diào)試成功后，經(jīng)過QuartusⅡ?qū)⒕幾g生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件編程，從而給出了一種調(diào)制解調(diào)器的SOPC系統(tǒng)實現(xiàn)方案。
標(biāo)簽： FPGA 調(diào)制解調(diào)器
上傳時間： 2013-06-24
上傳用戶：liuchee
The TW9910 is a multi-standard video decoder and encoder chip that is designed for multimedia applications. It uses the mixed-signal 1.8V CMOS technology to provide a low- power integrated solution.
上傳時間： 2013-04-24
上傳用戶：金宜
SoC(System On a Chip)又稱為片上系統(tǒng)，是指將微處理器、模擬IP核、數(shù)字IP核和存儲器（或片外存儲器接口）集成在單一芯片上。SoC產(chǎn)品不斷朝著體積小、功能強(qiáng)的方向發(fā)展，芯片內(nèi)部整合越來越多的功能。ARM架構(gòu)作為嵌入式系統(tǒng)流行的應(yīng)用，其應(yīng)用的擴(kuò)展面臨軟件擴(kuò)充的問題，而X86平臺上卻有很多軟件資源。若將已有的X86軟件移植到ARM平臺，則可以在一定程度上解決軟件擴(kuò)充的問題。 本論文針對X86指令在ARM中兼容的應(yīng)用，以智能手機(jī)的應(yīng)用為例，提出了基于ARM嵌入式平臺，使用X86指令到ARM指令的二進(jìn)制翻譯模塊，達(dá)到對X86指令的兼容。主要研究ARM公司的片上總線系統(tǒng)——AMBA AHB和AMBA APB片上總線標(biāo)準(zhǔn)。對Multi-layer總線結(jié)構(gòu)進(jìn)行研究，分析了Multi-layer AHB系統(tǒng)中使用的Bus Matrix模塊的結(jié)構(gòu)，從Bus Matrix模塊的內(nèi)部矩陣結(jié)構(gòu)和系統(tǒng)架構(gòu)兩方面針對系統(tǒng)的特點作出優(yōu)化。 最后介紹了論文采用的事物級模型與Verilog HDL協(xié)同仿真的方法和系統(tǒng)的控制過程，通過仿真結(jié)果的比較，驗證了利用二進(jìn)制翻譯模塊實現(xiàn)X86指令執(zhí)行的可行性和優(yōu)化后的架構(gòu)較適合于X86翻譯系統(tǒng)的應(yīng)用。
上傳時間： 2013-06-28
上傳用戶：釣鰲牧馬
在日常工作和生活中，人們需要享用各種資源或者服務(wù)。當(dāng)在特定的時間段內(nèi)，可供享用的資源有限，而需求享用資源的用戶相對較多時，供求矛盾就會出現(xiàn)。預(yù)約系統(tǒng)通過讓用戶與資源提供者進(jìn)行交流，而緩解了供求矛盾。目前，為提高學(xué)生的創(chuàng)新能力和實驗儀器的使用效率，高校普遍提倡為學(xué)生提供自由的開放型實驗平臺。于是，實驗平臺數(shù)量的不足和學(xué)生多樣化的實驗需求激發(fā)了實驗平臺的供求矛盾。該矛盾的解決方法之一是采用合適的預(yù)約系統(tǒng)來實現(xiàn)開放型實驗進(jìn)度的動態(tài)安排。 隨著互聯(lián)網(wǎng)的深入普及，以及移動通信服務(wù)的逐步完善和通信資費(fèi)的不斷降低，基于互聯(lián)網(wǎng)和手機(jī)短消息的預(yù)約系統(tǒng)將變得非常實用。鑒于高校的學(xué)生一般都擁有一張由學(xué)校統(tǒng)一辦理的非接觸式IC卡，故結(jié)合射頻識別技術(shù)、互聯(lián)網(wǎng)和手機(jī)短消息技術(shù)實現(xiàn)開放型實驗的預(yù)約系統(tǒng)，將能較好地緩解高校實驗平臺數(shù)量不足和學(xué)生多樣化實驗需求之間的矛盾。同時，采用ARM處理器取代臺式電腦實現(xiàn)硬件電路，能有效降低預(yù)約系統(tǒng)的設(shè)備成本。 本論文有重點地討論了基于ARM/WEB/SMS/RFID的學(xué)生實驗預(yù)約系統(tǒng)的設(shè)計與實現(xiàn)。 第一章，通過介紹預(yù)約系統(tǒng)的現(xiàn)有應(yīng)用和發(fā)展趨勢，提出了實驗預(yù)約系統(tǒng)設(shè)計方案的設(shè)計原因和依據(jù)，分析了實現(xiàn)設(shè)計方案的途徑和可行性，并提出設(shè)計方案的預(yù)期目標(biāo)。 第二章，系統(tǒng)地介紹實現(xiàn)設(shè)計方案需要用到的基礎(chǔ)知識與技術(shù)，包括ARM體系結(jié)構(gòu)、處理器內(nèi)核以及μC/OS-II嵌入式實時操作系統(tǒng)等； 第三章，介紹預(yù)約系統(tǒng)的硬件結(jié)構(gòu)，重點分析了非接觸式IC卡讀卡器和GSM通信模塊； 第四章，探討預(yù)約系統(tǒng)的軟件設(shè)計，包括系統(tǒng)的功能結(jié)構(gòu)、數(shù)據(jù)結(jié)構(gòu)，TCP/IP、HTTP、Wiegand協(xié)議和AT指令，以及具體分析關(guān)鍵應(yīng)用程序的實現(xiàn)，并簡單介紹μC/OS-II的移植和軟件開發(fā)工具的使用； 第五章，對預(yù)約系統(tǒng)進(jìn)行電氣參數(shù)和軟件功能的測試。最后，對整個項目進(jìn)行總結(jié)，并提出展望。
標(biāo)簽： ARMWEBSMSRFID 實驗
上傳時間： 2013-04-24
上傳用戶：jyycc
射頻識別(RFID，Radio Frequency Identification)是一種利用電磁波雙向傳輸實現(xiàn)自動識別的技術(shù)。近年來，射頻識別技術(shù)在物流、交通、身份識別等生產(chǎn)生活領(lǐng)域的應(yīng)用日益擴(kuò)大。相比于13.56MHz射頻識別系統(tǒng)，915MHz射頻識別系統(tǒng)在識別距離，閱讀速度方面有更大的優(yōu)勢，是目前射頻識別產(chǎn)品研究的熱點。 本文在理解ISO/IEC18000-6C協(xié)議的基礎(chǔ)上，首先研究用于本系統(tǒng)的基本理論，包括射頻識別技術(shù)和嵌入式技術(shù)，提出一款基于ISO/IEC18000-6C協(xié)議的915MHz射頻識別讀卡器的解決方案。在硬件部分，以Intel公司開發(fā)的R1000作為射頻收發(fā)模塊的核心；選用ATMEL公司的ARM處理器AT91SAM7S256作為控制單元的主控制器，在ARM處理器上運(yùn)行μC/OS-II嵌入式實時操作系統(tǒng)，采用多任務(wù)實現(xiàn)和其他功能模塊的通信。軟件部分為系統(tǒng)移植了μC/OS-II操作系統(tǒng)，使用C與匯編語言的混合編程編寫B(tài)ootloader，編寫了各種硬件設(shè)備的驅(qū)動程序，使用C語言實現(xiàn)了串行通信程序，實現(xiàn)與上位機(jī)通信并實現(xiàn)對程序的更新。本文所設(shè)計的射頻識別系統(tǒng)具有模塊化設(shè)計、高可靠性等特點。實驗表明，這種設(shè)計方案能夠達(dá)到ISO/IEC18000-6C協(xié)議要求。
上傳時間： 2013-07-18
上傳用戶：zklh8989
UHF(Ultra High Frequency，超高頻)RFID(Radio Frequency Identification，射頻身份識別)技術(shù)是近幾年剛剛開始興起并得到迅速推廣應(yīng)用的一門新技術(shù)。該技術(shù)已被廣泛應(yīng)用于工業(yè)自動化、商業(yè)自動化、交通運(yùn)輸控制管理等眾多領(lǐng)域。但是，基于超高頻頻段讀寫器的研制在我國尚處于起步階段，傳統(tǒng)的超高頻讀寫器都是在單片機(jī)的基礎(chǔ)上實現(xiàn)的，這類讀寫器很難實現(xiàn)復(fù)雜的多任務(wù)功能；隨著經(jīng)濟(jì)的飛速發(fā)展，能夠與網(wǎng)絡(luò)互聯(lián)并且?guī)в胁僮飨到y(tǒng)的超高頻讀寫器越來越受人們的青睞與追求。針對這些問題，本文設(shè)計并實現(xiàn)了一種基于ARMS3C2410微處理器和Linux操作系統(tǒng)的超高頻讀寫器，主要內(nèi)容有： (1)分析了射頻識別技術(shù)的發(fā)展歷程和前景，以嵌入式技術(shù)為研究背景，結(jié)合軟硬件開發(fā)平臺，給出了一種基于ARM和Linux的超高頻讀寫器設(shè)計思路，指出了選題研究的目的和意義。 (2)闡述了超高頻讀寫器的原理及其應(yīng)用，分析了讀寫器和標(biāo)簽之間進(jìn)行數(shù)據(jù)傳輸時所用到的相關(guān)技術(shù)；在給出超高頻讀寫器主要技術(shù)性能指標(biāo)及功能要求的基礎(chǔ)上給出了基于ARMS3C2410和Linux超高頻讀寫器系統(tǒng)的總體設(shè)計，同時對系統(tǒng)構(gòu)建過程中所用到的軟硬件進(jìn)行了器件選型。 (3)實現(xiàn)了超高頻讀寫器系統(tǒng)硬件電路的模塊設(shè)計，主要包括主控電路模塊、存儲電路模塊、電源模塊、以太網(wǎng)模塊、液晶顯示模塊以及射頻收發(fā)模塊；闡述了各模塊的組成原理與實現(xiàn)方法，完成了硬件電路的原理圖繪制及PCB制板。 (4)根據(jù)系統(tǒng)的軟件需求，構(gòu)建了一個進(jìn)行嵌入式開發(fā)所需的軟件平臺。建立了交叉編譯環(huán)境以及NFS開發(fā)調(diào)試環(huán)境；移植了系統(tǒng)啟動所需的引導(dǎo)程序bootloader；實現(xiàn)了嵌入式Linux操作系統(tǒng)內(nèi)核、文件系統(tǒng)的配置與移植；給出了Linux系統(tǒng)下典型設(shè)備(觸摸屏、網(wǎng)絡(luò)接口、LCD)驅(qū)動程序的移植方法。 (5)結(jié)合實驗測試環(huán)境，對超高頻讀寫器輸出功率，讀寫器發(fā)送命令以及標(biāo)簽應(yīng)答波形進(jìn)行了測試與分析；對讀寫器的整機(jī)性能進(jìn)行了聯(lián)機(jī)測試，給出了讀寫器系統(tǒng)的實際運(yùn)行效果圖，同時對測試結(jié)果進(jìn)行了總結(jié)。 實際應(yīng)用結(jié)果表明，基于ARMS3C2410微處理器和Linux操作系統(tǒng)的超高頻讀寫器能夠?qū)崿F(xiàn)接入網(wǎng)絡(luò)的功能，其讀寫速度、識別率以及識別距離等技術(shù)性能指標(biāo)均達(dá)到或優(yōu)于設(shè)計標(biāo)準(zhǔn)要求，該讀寫器在與PC機(jī)連接的情況下能進(jìn)行數(shù)據(jù)處理，樣機(jī)系統(tǒng)運(yùn)行穩(wěn)定可靠，達(dá)到了預(yù)期的設(shè)計目標(biāo)。
上傳時間： 2013-07-25
上傳用戶：saharawalker
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
