亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

Ole,word,自動(dòng)生成

  • PCB故障診斷路內測試系統的研究.rar

    電子功能模件是機電產品的基本組成部分,其水平高低直接決定整個機電產品的工作質量。當前PCB自動測試系統大多為歐美產品,價格相當昂貴,遠遠超出我國中小電子企業的承受能力。為了提高我國中小企業電子設備的競爭力,本課題研發了適合于我國中小企業、價格低廉、使用方便的PCB路內測試系統。 本文首先詳細介紹了PCB各種檢測技術的原理和特點,然后根據本課題面向的用戶群和他們對PCB測試的需求,組建PCB內測試系統。本系統基于虛擬儀器設計思想,以PCB上模擬電子器件、組合邏輯電路及由其構成的功能模塊等為被測對象,包括路內測試儀、邏輯分析單元、信號發生器、高速數據采集器、多路通道掃描器及針床。其中:路內測試儀對不同被測對象選擇不同測試方法,采用電位隔離法實現了被測對象與PCB上其他元器件的隔離,并采用自適應測試方法提高測試結果的準確度。邏輯分析單元主要采用反向驅動技術測試常見的組合邏輯電路。信號發生器能同時產生兩路正弦波、方波、斜波、三角波等常用波形。數據采集器能同時采集四路信號,以USB接口與主機通訊。多路通道掃描器采用小型繼電器陣列來實現,可擴展性好。針床采用新型夾具,既保證接觸性能,又不至破壞觸點。 實踐表明,本系統能對常用電子功能模件進行自動測試,基本達到了預期目標。

    標簽: PCB 故障診斷 測試系統

    上傳時間: 2013-06-06

    上傳用戶:klds

  • 基于ARM和模糊—PID擠塑機溫度控制系統的研究.rar

    電線電纜是國家經濟建設的一項重要的產業,在鐵路通信中,皮泡皮通信電纜因為其具有與其它電纜相同性能的情況下,直徑小、成本低、重量輕的特點,得到了人們的青睞。而在單線擠塑機中的溫度控制直接影響電纜的性能質量。溫度控制的可靠與否及其控制精度的高低己成為決定產品質量的關鍵,溫度控制也成為生產工藝的重要組成部分。在工藝控制當中,應盡量減小其超調量、波動、響應時間和偏差,這對產品的質量,產量和原料的節省都是及其重要的。 本文主要針對擠塑機的溫度這個參數進行控制。全文主要包括以下幾個部分:首先分析了傳統PID、和模糊控制的優缺點。在此基礎上,系統選用了模糊自適應PID控制算法。在硬件方面,在分析了系統控制對象的基礎上,以LPC2131為控制核心,運用MAX6675采集溫度、LCD和鍵盤作為人機交換平臺、以PWM方式對固體繼電器進行控制。軟件方面,在ARM的集成開發環境AD1.2下,利用C語言,進行了軟件的設計與調試,實現了硬件的配置和整體控制系統的所有功能。同時也實現了用Modbus協議與PC機通訊的下位機部分程序,并運用串口調試助手V2.2測試了其功能性。另外論文詳細的給出了控制平臺的各個功能程序模塊軟件流程。通過在實驗室對系統進行了模擬實驗,該控制平臺運行穩定,可靠,實現了預期的功能,證明了將模糊PID算法引入擠塑機溫度控制系統當中,改善了系統的控制效果,具有更好的魯棒性和自適應能力。

    標簽: ARM PID 模糊

    上傳時間: 2013-05-31

    上傳用戶:古谷仁美

  • 基于FPGA利用FFT算法實現GPSCA碼捕獲的研究.rar

    隨著中國二代導航系統的建設,衛星導航的應用將普及到各個行業,具有自主知識產權的衛星導航接收機的研究與設計是該領域的一個研究熱點。在接收機的設計中,對于成熟技術將利用ASIC芯片進行批量生產,該芯片是專用芯片,一旦制造成型不能改變。但是對于正在研究的接收機技術,特別是在需要利用接收機平臺進行提高接收機性能研究時,利用FPGA通用可編程門陣列芯片是非常方便的。在FPGA上的研究成果,一旦成熟可以很方便的移植到ASIC芯片,進行批量生產。本課題就是基于FPGA研究GPS并行捕獲技術的硬件電路,著重進行了其中一個捕獲通道的設計和實現。 GPS信號捕獲時間是影響GPS接收機性能的一個關鍵因素,尤其是在高動態和實時性要求高的應用中或者對弱GPS信號的捕獲方面。因此,本文在滑動相關法基礎上引出了基于FFT的并行快速捕獲方法,采用自頂向下的方法對系統進行總體功能劃分和結構設計,并采用自底向上的方法對系統進行功能實現和驗證。 本課題以Xilinx公司的Spartan3E開發板為硬件開發平臺,以ISE9.2i為軟件開發平臺,采用Verilog HDL編程實現該系統。并利用Nemerix公司的GPS射頻芯片NJ1006A設計制作了GPS中頻信號產生平臺。該平臺可實時地輸出采樣頻率為16.367MHz的GPS數字中頻信號。 本課題主要是基于采樣率變換和FFT實現對GPS C/A碼的捕獲。該算法利用平均采樣的方法,將信號的采樣率降低到1.024 MHz,在低采樣率下利用成熟的1024點FFT IP核對C/A碼進行粗捕,給出GPS信號的碼相位(精度大約為1/4碼片)和載波的多普勒頻率,符合GPS后續跟蹤的要求。 同時,由于FFT算法是以資源換取時間的方法來提高GPS捕獲速度的,所以在設計時,合理地采用FPGA設計思想與技巧優化系統。基于實用性的要求,詳細的給出了基于FFT的GPS并行捕獲各個模塊的實現原理、實現結構以及仿真結果。并達到降低系統硬件資源,能夠快速、高效地實現對GPS C/A碼捕獲的要求。 本研究是導航研究所承擔的國家863課題“利用多徑信號提高GNSS接收機性能的新技術研究”中關于接收機信號捕獲算法的一部分,對接收機的設計具有一定的參考價值。

    標簽: GPSCA FPGA FFT

    上傳時間: 2013-07-22

    上傳用戶:user08x

  • 基于FPGA通信原理實驗系統的研究.rar

    通信與信息技術行業飛速發展,已成為我國支柱產業之一。隨著該行業的迅速發展,社會對具備實際動手能力人才的需求也不斷增加,高校通信教學改革勢在必行。在最初的通信原理實驗設備中每個實驗獨立占用一塊硬件資源,隨著EDA技術的發展,實驗設備廠商將CPLD/FPGA技術作為獨立的一項實驗內容,加入到通信原理實驗設備中。FPGA技術具備集成度高、速度快和現場可編程的優勢,適合高集成度和高速的時序運算。本文總結現有通信原理實驗設備的優缺點,采用FPGA技術設計出集驗證性和設計性于一體,具備較高的綜合性和系統性的通信原理實驗系統。  本系統提供了一個開放性的硬件、軟件平臺,從培養學生實際動手能力出發,利用FPGA在通用的硬件上實現所有實驗內容。學生在本系統上除了能完成已固化的實驗內容,還可以實現電子設計開發和驗證。這對培養學生的實踐能力大有裨益。  本文結合數字通信系統基本模型,把基于FPGA的通信原理實驗系統劃分為信號源模塊、發送端模塊、信道仿真模塊、接收端模塊和同步模塊幾部分。其中,模擬信號源采用DDS技術,能夠生成非常高的頻率精度,可作為任意波形發生器。發送端和接收端模塊結合到一起組成多體制調制解調器,形成多頻段、多波形的軟件無線電系統。載波同步采用全數字COSTAS環提取技術,具備良好的載波跟蹤特性,利用對載波相位不敏感 的Gardner算法跟蹤位同步信號。  本文首先介紹了通信原理實驗系統的研究現狀和意義;然后根據通信系統模型從《通信原理》各個章節中提煉出各模塊的實驗內容,分別列出各實驗的數字化實現模型;繼而根據各模塊資源需求選取合適FPGA芯片,并給出硬件設計方案;最后,給出各模塊在FPGA上具體實現過程、系統測試結果及分析。測試和實際運行結果表明設計方法正確,且功能和技術指標滿足設計要求。 關鍵詞:通信原理,實驗系統,FPGA,DDS,多體制調制解調,全數字COSTAS環,位同步

    標簽: FPGA 通信原理 實驗系統

    上傳時間: 2013-07-07

    上傳用戶:evil

  • 基于FPGA的Turbo碼編譯碼器設計.rar

    作為性能優異的糾錯編碼,Turbo碼自誕生以來就一直受到理論界以及工程應用界的關注。TD—SCDMA是我國擁有自主知識產權的3G通信標準,該標準把Turbo碼是作為前向糾錯體制,但Turbo碼的譯碼算法比較復雜并且需要多次迭代,這造成Turbo碼譯碼延時大,譯碼速度慢,因此限制了Turbo碼的實際應用。因此有必要研究如何將現有的Turbo碼譯碼算法進行簡化,加速,使其轉化成為適合在硬件上實現的算法,將實驗室的理論研究成果轉化成為硬件產品。 論文主要的研究內容有以下兩點: 其一,提出信道自適應迭代譯碼方案。在事先設定最大迭代次數的情況下,自適應Turbo碼譯碼算法能夠根據信道的變化自動調整迭代次數。 仿真結果表明:該自適應迭代譯碼方案能夠根據信道的變化自動調整迭代次數,在保證譯碼性能基本上沒有損失的情況下,有效減少譯碼時間,明顯提高譯碼速度。 其二,根據得到的信道自適應迭代譯碼方案,借助Xilinx公司Spartan3 FPGA硬件平臺,使用Verilog硬件描述語言,將用C/C++語言寫成的信道自適應迭代譯碼算法轉化成為硬件設計實現,得到硬件電路,并對得到的譯碼器硬件電路進行測試。 測試結果表明:隨著信道的變化,硬件電路的譯碼速度也隨之自動變化,信噪比越高譯碼速度越快,并且硬件譯碼器性能(誤比特率)與實驗仿真基本一致。

    標簽: Turbo FPGA 編譯碼器

    上傳時間: 2013-05-31

    上傳用戶:huyiming139

  • 基于FPGA的MIPS_CPU的設計.rar

    本文完成了對MIPS-CPU的指令集確定,流水線與架構設計,代碼編寫,并且在x86計算機上搭建了稱為gccmips_elf的仿真系統,完成了對MIPS-CPU硬件系統的模擬仿真,最終完成FPGA芯片的下載與實現。 @@ 本文完成了包含34條指令的MIPS-CPU指令集的制定,完成了整個MIPS-CPU的架構設計與5級流水線級數的確定。制定了整個CPU的主控制模塊的狀態轉移圖;根據MIPS-CPU的指令集的模式,完成了對不同模式下的指令的分析,給出了相應的取指,譯碼,產生新的程序存儲器尋址地址,執行,數據存儲器與寄存器文件回寫的控制信號,完成取指令模塊,譯碼模塊,執行模塊,數據回寫等模塊代碼的編寫,從而完成了流水線模塊的代碼設計。 @@ 重點分析了由于流水線設計而引入的競爭與冒險,分析了在不同流水線階段可能存在的競爭與冒險,對引起競爭與冒險的原因進行了確定,并通過增加一些電路邏輯來避免競爭與冒險的發生,完成了競爭與冒險檢測電路模塊以及數據回寫前饋電路模塊的代碼編寫,從而解決了競爭與冒險的問題,使設計的5級流水線得以暢順實現。 @@ 完成了MIPS-CPU的仿真系統平臺的搭建,該仿真器用來對應用程序進行編譯,鏈接與執行,生成相應匯編語言程序以及向量文件(16進制機器碼);并且同時產生相關的Modelsim仿真,及Quartus II下載驗證的文件。本設計利用該仿真系統來評估設計的MIPS-CPU的硬件系統,模擬仿真結果證明本文設計的MIPS-CPU可以實現正常功能。本論文課題的研究成功對今后從事專用RISC-CPU設計的同行提供了有益的參考。 @@ 最終將設計的MIPS-CPU下載到ALTERA公司的FPGA-EP1C6Q240芯片,并且借助ALTERA公司提供的Quartus II軟件進行了編譯與驗證,對設計的MIPS-CPU的資源使用,關鍵路徑上的時序,布線情況進行了分析,最終完成各個指標的檢查,并且借助Quartus II軟件內嵌的Signal Tap軟件進行軟硬件聯合調試,結果表明設計的MIPS-CPU功能正常,滿足約束,指標正確。 @@關鍵詞 MIPS;流水線;競爭與冒險;仿真器;FPGA

    標簽: MIPS_CPU FPGA

    上傳時間: 2013-07-31

    上傳用戶:gjzeus

  • 基于FPGA的Viterbi譯碼器設計與實現.rar

    卷積碼是廣泛應用于衛星通信、無線通信等多種通信系統的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法,該算法譯碼性能好、速度快,并且硬件實現結構比較簡單,是最佳的卷積碼譯碼算法。隨著可編程邏輯技術的不斷發展,使用FPGA實現Viterbi譯碼器的設計方法逐漸成為主流。不同通信系統所選用的卷積碼不同,因此設計可重配置的Viterbi譯碼器,使其能夠滿足多種通信系統的應用需求,具有很重要的現實意義。 本文設計了基于FPGA的高速Viterbi譯碼器。在對Viterbi譯碼算法深入研究的基礎上,重點研究了Viterbi譯碼器核心組成模塊的電路實現算法。本設計中分支度量計算模塊采用只計算可能的分支度量值的方法,節省了資源;加比選模塊使用全并行結構保證處理速度;幸存路徑管理模塊使用3指針偶算法的流水線結構,大大提高了譯碼速度。在Xilinx ISE8.2i環境下,用VHDL硬件描述語言編寫程序,實現(2,1,7)卷積碼的Viterbi譯碼器。在(2,1,7)卷積碼譯碼器基礎上,擴展了Viterbi譯碼器的通用性,使其能夠對不同的卷積碼譯碼。譯碼器根據不同的工作模式,可以對(2,1,7)、(2,1,9)、(3,1,7)和(3,1,9)四種廣泛運用的卷積碼譯碼,并且可以修改譯碼深度等改變譯碼器性能的參數。 本文用Simulink搭建編譯碼系統的通信鏈路,生成測試Viterbi譯碼器所需的軟判決輸入。使用ModelSim SE6.0對各種模式的譯碼器進行全面仿真驗證,Xilinx ISE8.2i時序分析報告表明譯碼器布局布線后最高譯碼速度可達200MHz。在FPGA和DSP組成的硬件平臺上進一步測試譯碼器,譯碼器運行穩定可靠。最后,使用Simulink產生的數據對本文設計的Viterbi譯碼器的譯碼性能進行了分析,仿真結果表明,在同等條件下,本文設計的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當。

    標簽: Viterbi FPGA 譯碼器

    上傳時間: 2013-06-24

    上傳用戶:myworkpost

  • MPEG2視頻解碼器的FPGA設計.rar

    MPEG-2是MPEG組織在1994年為了高級工業標準的圖象質量以及更高的傳輸率所提出的視頻編碼標準,其優秀性使之成為過去十年應用最為廣泛的標準,也是未來十年影響力最為廣泛的標準之一。 本文以MPEG-2視頻標準為研究內容,建立系統級設計方案,設計FPGA原型芯片,并在FPGA系統中驗證視頻解碼芯片的功能。最后在0.18微米工藝下實現ASIC的前端設計。完成的主要工作包括以下幾個方面: 1.完成解碼系統的體系結構的設計,采用了自頂而下的設計方法,實現系統的功能單元的劃分;根據其視頻解碼的特點,確定解碼器的控制方式;把視頻數據分文幀內數據和幀間數據,實現兩種數據的并行解碼。 2.實現了具體模塊的設計:根據本文研究的要求,在比特流格式器模塊設計中提出了特有的解碼方式;在可變長模塊中的變長數據解碼采用組合邏輯外加查找表的方式實現,大大減少了變長數據解碼的時間;IQ、IDCT模塊采用流水的設計方法,減少數據計算的時間:運動補償模塊,針對模塊數據運算量大和訪問幀存儲器頻繁的特點,采用四個插值單元同時處理,增加像素緩沖器,充分利用并行性結構等方法來加快運動補償速度。 3.根據視頻解碼的參考軟件,通過解碼系統的仿真結果和軟件結果的比較來驗證模塊的功能正確性。最后用FPGA開發板實現了解碼系統的原型芯片驗證,取得了良好的解碼效果。 整個設計采用Verilog HDL語言描述,通過了現場可編程門陣列(FPGA)的原型驗證,并采用SIMC0.18μm工藝單元庫完成了該電路的邏輯綜合。經過實際視頻碼流測試,本文設計可以達到MPEG-2視頻主類主級的實時解碼的技術要求。

    標簽: MPEG2 FPGA 視頻解碼器

    上傳時間: 2013-07-27

    上傳用戶:ice_qi

  • 空時域導航系統抗干擾算法研究及FPGA設計.rar

    隨著敵對人為干擾的日益增多和電磁環境的日益惡劣,抗干擾逐漸成為衛星導航接收機的必備能力之一。傳統的單天線多延遲系統僅從時域抗干擾,抑制干擾能力有限。利用陣列天線,增加空域自由度,通過空域—時域級聯或空時聯合處理能夠顯著增強導航信號接收機的抗干擾性能。多個天線以不同的方式放置,即不同的陣形,會使得導航接收機具有不同的空域抗干擾性能。針對多種陣形對空域抗干擾性能的影響差異,開展了基于L陣、十字陣、均勻圓陣和帶圓心圓陣的自適應抗干擾性能研究,分析了導致差異的原因,通過對比仿真,發現帶圓心的圓陣具有所選陣形中最優的輸出信干噪比,進一步推廣到空時自適應抗干擾,也具有同樣的結論。結合工程實現,基于FPGA完成空時抗干擾硬件模塊設計,用Matlab產生的量化數據作為激勵,對硬件模塊的輸出結果進行分析,與非自適應空時波束形成結果相比,實驗驗證了模塊的有效性;與Matlab仿真處理的結果相比,驗證了模塊的正確性。多種陣形自適應抗干擾性能差異的研究對于一定孔徑和陣元個數條件下的陣列布陣具有一定的參考價值,空時抗干擾硬件模塊是抗干擾系統的核心,所做工作對工程實現具有一定的借鑒意義。

    標簽: FPGA 時域 導航系統

    上傳時間: 2013-05-28

    上傳用戶:thinode

  • LDPC編碼算法研究及其FPGA實現.rar

    LDPC(Low Density Parity Check)碼是一類可以用非常稀疏的校驗矩陣或二分圖定義的線性分組糾錯碼,最初由Gallager發現,故亦稱Gallager碼.它和著名Turbo碼相似,具有逼近香農限的性能,幾乎適用于所有信道,因此成為近年來信道編碼界研究的熱點。 LDPC碼的奇偶校驗矩陣呈現稀疏性,其譯碼復雜度與碼長成線性關系,克服了分組碼在長碼長時所面臨的巨大譯碼計算復雜度問題,使長編碼分組的應用成為可能。而且由于校驗矩陣的稀疏特性,在長的編碼分組時,相距很遠的信息比特參與統一校驗,這使得連續的突發差錯對譯碼的影響不大,編碼本身就具有抗突發差錯的特性。 本文首先介紹了LDPC碼的基本概念和基本原理,其次,具體介紹了LDPC碼的構造和各種編碼算法及其生成矩陣的產生方法,特別是準循環LDPC碼的構造以及RU算法、貪婪算法,并在此基礎上采用貪婪算法對RU算法進行了改進。 最后,選用Altera公司的Stratix系列FPGA器件EPls25F67217,實現了碼長為504的基于RU算法的LDPC編碼器。在設計過程中,為節省資源、提高速度,在向量存儲時采用稀疏矩陣技術,在向量相加時采用通過奇校驗直接判定結果的方法,在向量乘法中,采用了前向迭代方法,避開了復雜的矩陣求逆運算。結果表明,該編碼器只占用約10%的邏輯單元,約5%的存儲單元,時鐘頻率達到120MHz,數據吞吐率達到33Mb/s,功能上也滿足編碼器的要求。

    標簽: LDPC FPGA 編碼

    上傳時間: 2013-06-09

    上傳用戶:66wji

主站蜘蛛池模板: 南阳市| 广元市| 攀枝花市| 临桂县| 昌图县| 彩票| 嘉黎县| 延寿县| 岚皋县| 依兰县| 外汇| 巩义市| 共和县| 大同县| 钟祥市| 鹰潭市| 义马市| 兴文县| 黔南| 泽州县| 宜川县| 太原市| 洛扎县| 福泉市| 长岛县| 乌海市| 泽普县| 荔浦县| 郑州市| 彰化市| 巨野县| 腾冲县| 大悟县| 保山市| 宜兰县| 永修县| 温宿县| 东乡县| 金溪县| 夏津县| 武胜县|