8階對(duì)稱(chēng)系數(shù)并行FIR濾波器(verilog)用作數(shù)字濾波，系數(shù)可調(diào)。根據(jù)實(shí)際截止頻率決定。
標(biāo)簽： verilog FIR 8階 對(duì)稱(chēng)
上傳時(shí)間： 2013-12-12
上傳用戶(hù)：cylnpy
verilog源代碼，quartusII工程。程序?qū)崿F(xiàn)VGA時(shí)序。控制VGA顯示器輸出圖形。在quartusII中客直接運(yùn)行，
標(biāo)簽： verilog 源代碼
上傳時(shí)間： 2013-12-19
上傳用戶(hù)：李夢(mèng)晗
Verilog HDL數(shù)字設(shè)計(jì)與綜合 夏宇聞譯（第二版）
標(biāo)簽： Verilog HDL 數(shù)字設(shè)計(jì)
上傳時(shí)間： 2014-01-08
上傳用戶(hù)：凌云御清風(fēng)
從算法設(shè)計(jì)到硬線邏輯的實(shí)現(xiàn) Verilog HDL牛人編寫(xiě)的有關(guān)經(jīng)典書(shū)籍，其中包含很多例子
標(biāo)簽： Verilog HDL 算法設(shè)計(jì) 書(shū)籍
上傳時(shí)間： 2013-12-03
上傳用戶(hù)：R50974
Verilog HDL Guide,是學(xué)習(xí)Verilog不錯(cuò)的教程,是CHM格式的
標(biāo)簽： Verilog Guide HDL CHM
上傳時(shí)間： 2013-12-24
上傳用戶(hù)：梧桐
8bit alu use verilog hdl
標(biāo)簽： verilog 8bit alu use
上傳時(shí)間： 2014-12-01
上傳用戶(hù)：wweqas
使用Verilog語(yǔ)言編寫(xiě)，把FPGA配置成一個(gè)fifo
標(biāo)簽： Verilog 語(yǔ)言 編寫(xiě)
上傳時(shí)間： 2015-12-25
上傳用戶(hù)：xiaoxiang
IDE的Verilog設(shè)計(jì)，已經(jīng)經(jīng)過(guò)驗(yàn)證。
標(biāo)簽： Verilog IDE
上傳時(shí)間： 2014-01-23
上傳用戶(hù)：thesk123
fpga-jpeg-verilog在fpga平臺(tái)使用verilog語(yǔ)言進(jìn)行jpeg算法實(shí)現(xiàn)
標(biāo)簽： fpga-jpeg-verilog verilog fpga jpeg
上傳時(shí)間： 2013-12-14
上傳用戶(hù)：咔樂(lè)塢
一個(gè)完整的通過(guò)IIC總線控制Dallas公司的溫度傳感芯片DS1631采集溫度數(shù)據(jù)的Verilog代碼
標(biāo)簽： Verilog Dallas 1631 IIC
上傳時(shí)間： 2014-01-03
上傳用戶(hù)：LIKE
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
