用verilog編寫的USB下載線程序 實現USB協議和JTAG接口的數據轉換實現狀態機
標簽： USB verilog JTAG 編寫
上傳時間： 2013-12-12
上傳用戶：洛木卓
一個4*4矩陣鍵盤的VERILOG接口程序設計（FPGA）
標簽： VERILOG FPGA 矩陣鍵盤 接口
上傳時間： 2013-12-14
上傳用戶：chens000
verilog經典書籍，絕對經典。硬件描述語言（第四版）
標簽： verilog 書籍
上傳時間： 2013-12-08
上傳用戶：sy_jiadeyi
一個好用的I2C接口master的verilog程序。
標簽： verilog master I2C 接口
上傳時間： 2013-12-31
上傳用戶：66666
一個好用的經過FPGA驗證的i2c_slave verilog代碼。
標簽： c_slave verilog FPGA 代碼
上傳時間： 2015-12-09
上傳用戶：shinesyh
verilog hdl coding DDR sdram control for fpga
標簽： verilog control coding sdram
上傳時間： 2013-12-17
上傳用戶：wangchong
對于學習verilog語言的綜合，多年編程的總結
標簽： verilog 語言
上傳時間： 2015-12-10
上傳用戶：hfmm633
verilog 語言實例，對于新手學習有很大幫助的實例
上傳時間： 2013-12-15
上傳用戶：Divine
Verilog實現的DDS正弦信號發生器和測頻測相模塊，DDS模塊可產生兩路頻率和相位差均可預置調整的值正弦波，頻率范圍為20Hz-5MHz，相位范圍為0°-359°，測量的數據通過引腳傳輸給單片機，單片機進行計算和顯示。
標簽： Verilog DDS 正弦信號發生器 模塊
上傳時間： 2013-12-09
上傳用戶：epson850
一個視頻信號輸入的verilog源代碼，里面含有相關的使用文檔。
標簽： verilog 視頻信號 源代碼 輸入
上傳時間： 2013-12-25
上傳用戶：zmy123
蟲蟲下載站版權所有 京ICP備2021023401號-1
