采用Altera公司的FPGA芯片，在MAX+plus II軟件平臺上實現(xiàn)多路HDLC電路
標簽： Altera FPGA HDLC plus
上傳時間： 2013-08-16
上傳用戶：ommshaggar
多款FPGA CPLD開發(fā)板的原理圖，很好的線路設(shè)計參考
標簽： FPGA CPLD 開發(fā)板 原理圖
上傳時間： 2013-08-18
上傳用戶：shanml
基于FPGA的多功能數(shù)字鐘的設(shè)計與實現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時間設(shè)置，時間顯示，跑表，分頻，日期設(shè)置，日期顯示等
標簽： Verilog FPGA HDL 多功能
上傳用戶：問題問題
PROTUES中簡單圖片顯示,請多提意見.謝謝!
標簽： PROTUES
上傳時間： 2013-08-20
上傳用戶：wawjj
多路18b20測溫顯示系統(tǒng),可同時測量n個第三18b20
標簽： 18b20 多路 測溫 顯示系統(tǒng)
上傳時間： 2013-08-21
上傳用戶：zhangchu0807
關(guān)于FPGA的設(shè)計方面的諸多經(jīng)驗總結(jié)，討論了設(shè)計方面應(yīng)該注意的問題。
標簽： FPGA 方面 經(jīng)驗
上傳用戶：onewq
Run Pac-man Game Based on 8086/8088 FPGA IP Core
標簽： Pac-man Based Game 8086
上傳時間： 2013-08-23
上傳用戶：JamesB
arm9_fpga2_verilog是一個可以綜合的用verilog寫的arm9的ip軟核，對學(xué)習(xí)arm和FPGA開發(fā)有幫助。
標簽： verilog fpga arm9 arm
上傳用戶：xlcky
多個Verilog和vhdl程序例子，可以作為初學(xué)者參考實例，按照電路結(jié)構(gòu)寫出HDL代碼
標簽： Verilog vhdl 程序
上傳時間： 2013-08-26
上傳用戶：athjac
MIL-STD一1553B是一種集中控制式、時分指令/響應(yīng)型多路串行數(shù)據(jù)總線標\r\n準，具有高可靠性和靈活性，已經(jīng)成為現(xiàn)代航空機載系統(tǒng)設(shè)備互聯(lián)的最有效的解\r\n決方案，廣泛的應(yīng)用于飛機、艦船、坦克等武器平臺上，并且越來越多的應(yīng)用到\r\n民用領(lǐng)域。完成1553B總線數(shù)據(jù)傳輸功能的關(guān)鍵部件是總線接口芯片11][41。\r\n在對M幾STD一1553B數(shù)據(jù)總線協(xié)議進行研究后，參考國外一些芯片的功能結(jié)\r\n構(gòu)，結(jié)合EDA技術(shù)，本論文提出了基于FPGA的1553B總線接口芯片的設(shè)計方案。\r\n在介紹了總線
標簽： MIL-STD 1553B 集中控制 時分
上傳用戶：manlian
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
