為了滿足現(xiàn)代高速通信中頻率快速轉(zhuǎn)換的需求，基于坐標旋轉(zhuǎn)數(shù)字計算（CORDIC，Coordinate Rotation Digital Computer）算法完成正交直接數(shù)字頻率合成（ODDFS，Orthogonal Direct Digital Frequency Synthesizer）電路設計方案。采用MATLAB和Xilinx System Generator開發(fā)工具搭建電路的系統(tǒng)模型，通過現(xiàn)場可編程門陣列（FPGA，F(xiàn)ield Programmable Gate Array）完成電路的寄存器傳輸級（RTL，Register Transfer Level）驗證，仿真結(jié)果表明電路設計具有很高的有效性和可行性。
上傳時間： 2013-11-09
上傳用戶：hfnishi
AD9981是首款集成自動失調(diào)功能的顯示電子器件(DEPL)。自動失調(diào)功能通過計算所需的失調(diào)設置來工作，從而在箝位期間產(chǎn)生給定的輸出代碼。當自動失調(diào)使能時(寄存器0x1B:5 = 1)，寄存器0x0B-0x10的設置由自動失調(diào)電路用作期望的箝位代碼(或目標代碼)，而非失調(diào)值。電路會在箝位后(但仍在“后肩”期間)輸出代碼和目標代碼作比較，然后上調(diào)或下調(diào)失調(diào)以進行補償。在自動失調(diào)模式下，目標代碼為11位二進制補碼字，并將0x0B位7用作紅色通道的符號位(0x0D位7用于綠色通道，0x0F位7用于藍色通道)。
標簽： 9981 AD 自動失調(diào)
上傳時間： 2014-12-23
上傳用戶：glxcl
AD9880集成自動失調(diào)功能。動失調(diào)功能通過監(jiān)控各ADC在箝位期間的輸出并計算所需的失調(diào)設置來工作，從而產(chǎn)生給定的輸出代碼。當自動失調(diào)功能使能時(寄存器0x1C:7= 1)，“目標代碼”寄存器(0x09、0x0B、0x0D)中的設置由自動失調(diào)電路用作期望的箝位代碼。電路會在箝位后(但仍在“后肩”期間)對比輸出代碼和目標代碼，然后上調(diào)或下調(diào)失調(diào)以進行補償。在自動失調(diào)模式下，失調(diào)寄存器(0x08、0x0A、0x0C)均為8位二進制補碼字格式，各對應寄存器的位7為符號位。
標簽： 9880 AD 自動失調(diào)
上傳時間： 2013-10-22
上傳用戶：wanghui2438
AD9980集成自動失調(diào)功能。自動失調(diào)功能通過計算所需的失調(diào)設置來工作，從而在箝位期間產(chǎn)生給定的輸出代碼。當自動失調(diào)使能時(寄存器0x1B:5 = 1)，寄存器0x0B至0x10的設置由自動失調(diào)電路用作期望的箝位代碼(或目標代碼)，而非失調(diào)值。電路會在箝位后(但仍在后沿箝位期間)對比輸出代碼和目標代碼，然后上調(diào)或下調(diào)失調(diào)以進行補償。在自動失調(diào)模式下，目標代碼為11位二進制補碼字，并將0x0B位7用作紅色通道的符號位(0x0D位7用于綠色通道，0x0F位7用于藍色通道)。
標簽： 9980 AD 自動失調(diào)
上傳時間： 2013-10-24
上傳用戶：zl5712176
ADM1275、ADM1276和ADM1075均共用同樣的基本模數(shù)轉(zhuǎn)換器(ADC)內(nèi)核和PMBus接口。這些器件在平均計算和ADC寄存器更新方面存在一些細微差異。從ADM1275、ADM1276或ADM1075器件快速讀取數(shù)據(jù)時，也需要考慮一些因素和限制。本應用筆記介紹了每種器件的ADC操作，以及如何將其數(shù)據(jù)速率提到最高(如需要)。
上傳時間： 2013-10-09
上傳用戶：agent
The MAX2870 ultra-wideband phase-locked loop (PLL) and voltagecontrol oscillator (VCO) can operate in both integer-N and fractional-Nmodes, similar to the Analog Devices ADF4350 wideband synthesizer.This application note compares the MAX2870 and ADF4350 registers andloop filter design in detail. Users who already familiar with ADF4350 canuse this application note as a quick design reference.
標簽： 寄存器 環(huán)路濾波器
上傳時間： 2014-12-23
上傳用戶：變形金剛
設計由555、移位寄存器、D/A轉(zhuǎn)換器、PLD等器件構成的多路序列信號輸出和階梯波輸出的發(fā)生器電路，重點學習555、D/A轉(zhuǎn)換器及可編程邏輯器件的原理及應用方法。用Proteus軟件仿真；實驗測試技術指標及功能、繪制信號波形。
上傳時間： 2013-11-03
上傳用戶：crazyer
如AD9548數(shù)據(jù)手冊所述，AD9548的輸入端最多可支持八個獨立參考時鐘信號。八路輸入各有一個專用參考監(jiān)控器，判斷輸入?yún)⒖夹盘柕闹芷谑欠駶M足用戶要求。圖1是參考監(jiān)控器和必要支持元件的框圖。參考監(jiān)控器測量輸入?yún)⒖夹盘柕闹芷?，并聲明信號是過慢還是過快，即表示參考信號有誤。該信息保存在參考狀態(tài)寄存器內(nèi)(各參考監(jiān)控器具有用戶可讀取的專用狀態(tài)寄存器)。雖然參考監(jiān)控器將既不快也不慢的參考時鐘信號視為正確，但仍會通過AD9548參考驗證邏輯進一步審查。由于八個參考監(jiān)控器全部相同，圖1僅顯示其中之一。然而應注意，所有八個參考監(jiān)控器共用相同的采樣時鐘和用戶提供的系統(tǒng)時鐘周期值(TSYS)。
上傳時間： 2014-12-23
上傳用戶：23333
用ad9850激勵的鎖相環(huán)頻率合成器山東省濟南市M0P44 部隊Q04::00R 司朝良摘要! 提出了一種ad9850和ad9850相結(jié)合的頻率合成方案! 介紹了ad9850芯片ad9850的基本工作原理" 性能特點及引腳功能! 給出了以1!2345 作為參考信號源的鎖相環(huán)頻率合成器實例! 并對該頻率合成器的硬件電路和軟件編程進行了簡要說明#關鍵詞! !!" 鎖相環(huán)頻率合成器數(shù)據(jù)寄存器
上傳時間： 2013-10-18
上傳用戶：hehuaiyu
第二部分：DRAM 內(nèi)存模塊的設計技術..............................................................143第一章 SDR 和DDR 內(nèi)存的比較..........................................................................143第二章 內(nèi)存模塊的疊層設計.............................................................................145第三章 內(nèi)存模塊的時序要求.............................................................................1493.1 無緩沖（Unbuffered）內(nèi)存模塊的時序分析.......................................1493.2 帶寄存器（Registered）的內(nèi)存模塊時序分析...................................154第四章 內(nèi)存模塊信號設計.................................................................................1594.1 時鐘信號的設計.......................................................................................1594.2 CS 及CKE 信號的設計..............................................................................1624.3 地址和控制線的設計...............................................................................1634.4 數(shù)據(jù)信號線的設計...................................................................................1664.5 電源，參考電壓Vref 及去耦電容.........................................................169第五章 內(nèi)存模塊的功耗計算.............................................................................172第六章 實際設計案例分析.................................................................................178 目前比較流行的內(nèi)存模塊主要是這三種：SDR，DDR，RAMBUS。其中，RAMBUS內(nèi)存采用阻抗受控制的串行連接技術,在這里我們將不做進一步探討，本文所總結(jié)的內(nèi)存設計技術就是針對SDRAM 而言(包括SDR 和DDR)?，F(xiàn)在我們來簡單地比較一下SDR 和DDR，它們都被稱為同步動態(tài)內(nèi)存，其核心技術是一樣的。只是DDR 在某些功能上進行了改進，所以DDR 有時也被稱為SDRAM II。DDR 的全稱是Double Data Rate，也就是雙倍的數(shù)據(jù)傳輸率，但是其時鐘頻率沒有增加，只是在時鐘的上升和下降沿都可以用來進行數(shù)據(jù)的讀寫操作。對于SDR 來說,市面上常見的模塊主要有PC100/PC133/PC166,而相應的DDR內(nèi)存則為DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。
上傳時間： 2014-01-13
上傳用戶：euroford
