編碼器倍頻、鑒相電路在FPGA中的實(shí)現(xiàn)
標(biāo)簽： FPGA 編碼器 倍頻 中的實(shí)現(xiàn)
上傳時(shí)間： 2013-11-08
上傳用戶(hù)：38553903210
用VerilogHDL實(shí)現(xiàn)基于FPGA的通用分頻器的設(shè)計(jì)
標(biāo)簽： VerilogHDL FPGA 分頻器
上傳時(shí)間： 2013-10-28
上傳用戶(hù)：xiaoxiang
基于FPGA芯片Stratix II EP2S60F672C4設(shè)計(jì)了一個(gè)適用于寬帶數(shù)字接收機(jī)的帶寬可變的數(shù)字下變頻器（VB-DDC）。該VB-DDC結(jié)合傳統(tǒng)數(shù)字下變頻結(jié)構(gòu)與多相濾波結(jié)構(gòu)的優(yōu)點(diǎn)，實(shí)現(xiàn)了對(duì)輸入中頻信號(hào)的高效高速處理，同時(shí)可以在較大范圍內(nèi)對(duì)信號(hào)處理帶寬靈活配置。硬件調(diào)試結(jié)果驗(yàn)證了本設(shè)計(jì)的有效性。
標(biāo)簽： FPGA 寬帶數(shù)字 接收機(jī) 帶寬
上傳時(shí)間： 2013-11-03
上傳用戶(hù)：23333
提出了一種將堆棧空間劃分為任務(wù)棧和中斷嵌套棧的設(shè)計(jì)結(jié)構(gòu)，使堆棧空間最小化。采用VHDL硬件語(yǔ)言，在FPGA設(shè)備上模擬實(shí)現(xiàn)了具有自動(dòng)檢驗(yàn)功能的棧空間管理器。棧空間管理器由不同功能的邏輯模塊組成，主要闡述了狀態(tài)控制邏輯模塊和地址產(chǎn)生邏輯模塊的設(shè)計(jì)方法。
上傳時(shí)間： 2014-12-28
上傳用戶(hù)：plsee
介紹了基于Xilinx Spartan- 3E FPGA XC3S250E 來(lái)完成分辨率為738×575 的PAL 制數(shù)字視頻信號(hào)到800×600 的VGA 格式轉(zhuǎn)換的實(shí)現(xiàn)方法。關(guān)鍵詞: 圖像放大; PAL; VGA; FPGA 目前, 絕大多數(shù)監(jiān)控系統(tǒng)中采用的高解析度攝像機(jī)均由47 萬(wàn)像素的CCD 圖像傳感器采集圖像, 經(jīng)DSP 處理后輸出的PAL 制數(shù)字視頻信號(hào)不能直接在VGA 顯示器上顯示, 而在許多場(chǎng)合需要在VGA 顯示器上實(shí)時(shí)監(jiān)視, 這就需要將隔行PAL 制數(shù)字視頻轉(zhuǎn)換為逐行視頻并提高幀頻, 再將每幀圖像放大到800×600 或1 024×768。常用的圖像放大的方法有很多種, 如最臨近賦值法、雙線性插值法、樣條插值法等[ 1] 。由于要對(duì)圖像進(jìn)行實(shí)時(shí)顯示, 本文采用一種近似的雙線性插值方法對(duì)圖像進(jìn)行放大。隨著微電子技術(shù)及其制造工藝的發(fā)展, 可編程邏輯器件的邏輯門(mén)密度有了很大提高, 現(xiàn)場(chǎng)可編程邏輯門(mén)陣列( FPGA) 有著邏輯資源豐富和可重復(fù)以及系統(tǒng)配置的靈活性, 同時(shí)隨著微處理器、專(zhuān)用邏輯器件以及DSP 算法以IP Core 的形式嵌入到FPGA 中[ 2] , FPGA 的功能越來(lái)越強(qiáng), 因此FPGA 在現(xiàn)代電子系統(tǒng)設(shè)計(jì)中發(fā)揮著越來(lái)越重要的作用。本課題的設(shè)計(jì)就是采用VHDL 描述, 基于FPGA 來(lái)實(shí)現(xiàn)的。
標(biāo)簽： PAL-VGA FPGA 轉(zhuǎn)換器
上傳時(shí)間： 2013-12-03
上傳用戶(hù)：aa54
高速串并轉(zhuǎn)換器的設(shè)計(jì)是FPGA 設(shè)計(jì)的一個(gè)重要方面,傳統(tǒng)設(shè)計(jì)方法由于采用FPGA 的內(nèi)部邏輯資源來(lái)實(shí)現(xiàn),從而限制了串并轉(zhuǎn)換的速度。該研究以網(wǎng)絡(luò)交換調(diào)度系統(tǒng)的FGPA 驗(yàn)證平臺(tái)中多路高速串并轉(zhuǎn)換器的設(shè)計(jì)為例,詳細(xì)闡述了1 :8DDR 模式下高速串并轉(zhuǎn)換器的設(shè)計(jì)方法和16 路1 :8 串并轉(zhuǎn)換器的實(shí)現(xiàn)。結(jié)果表明,采用Xilinx Virtex24 的ISERDES 設(shè)計(jì)的多路串并轉(zhuǎn)換器可以實(shí)現(xiàn)800 Mbit/ s 輸入信號(hào)的串并轉(zhuǎn)換,并且減少了設(shè)計(jì)復(fù)雜度,縮短了開(kāi)發(fā)周期,能滿(mǎn)足設(shè)計(jì)要求。關(guān)鍵詞:串并轉(zhuǎn)換;現(xiàn)場(chǎng)可編程邏輯陣列;Xilinx ; ISERDES
標(biāo)簽： FPGA 多路 串并轉(zhuǎn)換
上傳時(shí)間： 2013-11-03
上傳用戶(hù)：王小奇
設(shè)計(jì)工程師通常在FPGA上實(shí)現(xiàn)FIFO(先進(jìn)先出寄存器)的時(shí)候，都會(huì)使用由芯片提供商所提供的FIFO。但是，由于其通用性使得其針對(duì)性變差，某些情況下會(huì)變得不方便或者將增加硬件成本。此時(shí)，需要進(jìn)行自行FIFO設(shè)計(jì)。本文提供了一種基于信元的FIFO設(shè)計(jì)方法以供設(shè)計(jì)者在適當(dāng)?shù)臅r(shí)候選用。這種方法也適合于不定長(zhǎng)包的處理。
標(biāo)簽： FPGA FIFO 信元 設(shè)計(jì)方法
上傳時(shí)間： 2013-11-05
上傳用戶(hù)：ch3ch2oh
GMSK信號(hào)具有很好的頻譜和功率特性，特別適用于功率受限和信道存在非線性、衰落以及多普勒頻移的移動(dòng)突發(fā)通信系統(tǒng)。根據(jù)GMSK調(diào)制的特點(diǎn)，提出 亍一種以FPGA和CMX589A為硬件裁體的GMSK調(diào)制器的設(shè)計(jì)方案，并給出了方案的具體實(shí)現(xiàn)，包括系統(tǒng)結(jié)構(gòu)、利用CMX589A實(shí)現(xiàn)的高斯濾波器、 FPGA實(shí)現(xiàn)的調(diào)制指數(shù)為O．5的FM調(diào)制器以及控制器。對(duì)系統(tǒng)功能和性能測(cè)試結(jié)果表明，指標(biāo)符合設(shè)計(jì)要求，工作穩(wěn)定可靠。 關(guān)鍵詞：GMSK；DDS；FM調(diào)制器；FPGAl 引 言 由于GMSK調(diào)制方式具有很好的功率頻譜特性，較優(yōu)的誤碼性能，能夠滿(mǎn)足移動(dòng)通信環(huán)境下對(duì)鄰道干擾的嚴(yán)格要求，因此成為GSM、ETS HiperLANl以及GPRS等系統(tǒng)的標(biāo)準(zhǔn)調(diào)制方式。目前GMSK調(diào)制技術(shù)主要有兩種實(shí)現(xiàn)方法，一種是利用GMSK ASIC專(zhuān)用芯片來(lái)完成，典型的產(chǎn)品如FX589或CMX909配合MC2833或FX019來(lái)實(shí)現(xiàn)GMSK調(diào)制。這種實(shí)現(xiàn)方法的特點(diǎn)是實(shí)現(xiàn)簡(jiǎn)單、基帶信 號(hào)速率可控，但調(diào)制載波頻率固定，沒(méi)有可擴(kuò)展性。另外一種方法是利用軟件無(wú)線電思想采用正交調(diào)制的方法在FPGA和DSP平臺(tái)上實(shí)現(xiàn)。其中又包括兩種實(shí)現(xiàn) 手段，一種是采用直接分解將單個(gè)脈沖的高斯濾波器響應(yīng)積分分成暫態(tài)部分和穩(wěn)態(tài)部分，通過(guò)累加相位信息來(lái)實(shí)現(xiàn)；另一種采用頻率軌跡合成，通過(guò)采樣把高斯濾波 器矩形脈沖響應(yīng)基本軌跡存入ROM作為查找表，然后通過(guò)FM調(diào)制實(shí)現(xiàn)。這種利用軟件無(wú)線電思想實(shí)現(xiàn)GMSK調(diào)制的方法具有調(diào)制參數(shù)可變的優(yōu)點(diǎn)，但由于軟件 設(shè)計(jì)中涉及到高斯低通濾波、相位積分和三角函數(shù)運(yùn)算，所以調(diào)制器參數(shù)更改困難、實(shí)現(xiàn)復(fù)雜。綜上所述，本文提出一種基于CMX589A和FPGA的GMSK 調(diào)制器設(shè)計(jì)方案。與傳統(tǒng)實(shí)現(xiàn)方法比較具有實(shí)現(xiàn)簡(jiǎn)單、調(diào)制參數(shù)方便可控和軟件剪裁容易等特點(diǎn)，適合于CDPD、無(wú)中心站等多種通信系統(tǒng)，具有重要現(xiàn)實(shí)意義。
上傳時(shí)間： 2015-01-02
上傳用戶(hù)：zhang_yi
實(shí)習(xí)目的 本實(shí)驗(yàn)將練習(xí)如何運(yùn)用 DSP EVM 產(chǎn)生弦波。使學(xué)生能夠加深瞭解 TMS320C6701 EVM 發(fā)展系統(tǒng)的基本操作，及一些周邊的運(yùn)作。 藉由產(chǎn)生弦波的實(shí)驗(yàn)，學(xué)習(xí)如何使用硬體及軟體。在軟體部份，使 用 Code Composer Studio（CCS） ，包含 C 編輯器、連接器（linker）和 TI 所提供的C源始碼偵錯(cuò)器（debugger） 。在硬體部份包括TMS320C67 的 浮點(diǎn) DSP 和在 EVM 板子上的類(lèi)比晶片。
上傳時(shí)間： 2016-05-05
上傳用戶(hù)：sclyutian
摘要:分析了影響同步電動(dòng)機(jī)矢m:控制電流控制環(huán)動(dòng)態(tài)特性的主要因索.指出同步電動(dòng)機(jī)反電動(dòng)勢(shì)是 其中最重要的{一擾因索針對(duì)通常采用的F I(比例一積分)電流調(diào) y器因下作頻帶的限制無(wú)法在較高轉(zhuǎn)速時(shí) 抑制反電動(dòng)勢(shì)的影響.提出了前饋補(bǔ)償和變電流環(huán)增益的設(shè)計(jì)方法.少}應(yīng)用于基于數(shù)-f_信寫(xiě)處理器的矢m:控 制系統(tǒng)給出了系統(tǒng)結(jié)構(gòu)及軟硬件設(shè)計(jì)方案實(shí)驗(yàn)結(jié)果表明.該系統(tǒng)硬件簡(jiǎn)的一控制精l夏高.動(dòng)態(tài)}h I能良好（.caj)
標(biāo)簽： 同步電動(dòng)機(jī) 電流 分 動(dòng)態(tài)特性
上傳時(shí)間： 2016-05-22
上傳用戶(hù)：奇奇奔奔
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
