MPEG-4是目前非常流行的視頻壓縮標(biāo)準(zhǔn),基于MPEG-4的視頻處理系統(tǒng)有兩種體系結(jié)構(gòu):可編程結(jié)構(gòu)和專用結(jié)構(gòu).可編程結(jié)構(gòu)靈活,適用范圍廣,易于升級(jí),但電路復(fù)雜,電路功耗大.專用視頻編解碼器結(jié)構(gòu)硬件開(kāi)銷(xiāo)小,處理速度高.該文主要研究專用的MPEG-4視頻編解碼芯片設(shè)計(jì)方法.目前市場(chǎng)上MPEG-4視頻編解碼芯片主要是Simple Profile級(jí)別的,而我們?cè)O(shè)計(jì)的芯片要實(shí)現(xiàn)Advanced Simple Profile級(jí)別.該文采用了一種基于大規(guī)模FPGA的軟硬件相結(jié)的芯片設(shè)計(jì)方案,我們?cè)O(shè)計(jì)了基于FPGA的MPEG-4芯片設(shè)計(jì)開(kāi)發(fā)平臺(tái),完成算法的硬件仿真與測(cè)試.論文圍繞基于FPGA的MPEG-4芯片開(kāi)發(fā)系統(tǒng)設(shè)計(jì),分為兩個(gè)部分.第一部分介紹了目前國(guó)內(nèi)外實(shí)現(xiàn)MPEG-4視頻處理系統(tǒng)的主要方法和應(yīng)用,概述了國(guó)際上MPEG-4視頻編解碼芯片設(shè)計(jì)的一般方法及其發(fā)展趨勢(shì),詳細(xì)描述了我們的基于FPGA的MPEG-4編解碼芯片開(kāi)發(fā)系統(tǒng)的結(jié)構(gòu).第二部分重點(diǎn)講述了基于FPGA的MPEG-4芯片開(kāi)發(fā)系統(tǒng)各個(gè)電路模塊的設(shè)計(jì),包括電源模塊、FPGA配置模塊、時(shí)鐘生成模塊、視頻輸入/輸出模塊、RS232串口模塊、以太網(wǎng)接口模塊、USB接口模塊等.同時(shí)也介紹了I
標(biāo)簽: MPEG4 FPGA 編解碼芯片 開(kāi)發(fā)系統(tǒng)
上傳時(shí)間: 2013-06-15
上傳用戶:it男一枚
雙基地合成孔徑雷達(dá)(簡(jiǎn)稱雙基地SAR或Bistatic SAR)是一種新的成像雷達(dá),也是當(dāng)今SAR技術(shù)的一個(gè)發(fā)展方向,在軍用及民用領(lǐng)域都具有良好的應(yīng)用前景,近年來(lái)成為研究的熱點(diǎn)。本文則側(cè)重于研究雙基地SAR的距離一多普勒(R-D)成像算法的實(shí)現(xiàn)。 在雙基地SAR系統(tǒng)及成像算法的研究方面,推導(dǎo)了雙基地SAR的系統(tǒng)分辨特性及雷達(dá)方程,分析了主要系統(tǒng)參數(shù)之間的約束關(guān)系。針對(duì)正側(cè)視機(jī)載雙基地SAR系統(tǒng),本文對(duì)距離一多普勒算法進(jìn)行了推廣。最后得到點(diǎn)目標(biāo)的仿真結(jié)果。 在成像算法的FPGA實(shí)現(xiàn)上,在System Generator環(huán)境下對(duì)算法進(jìn)行定點(diǎn)仿真。完成距離一多普勒成像算法的硬件實(shí)現(xiàn),其中包括了FFT快速傅立葉變換、硬件乘法器、:Rocket I/O接口設(shè)計(jì)、DCM數(shù)字時(shí)鐘管理等主要部分。針對(duì)硬件實(shí)現(xiàn)的特點(diǎn),對(duì)算法的部分運(yùn)算進(jìn)行了簡(jiǎn)化。 為了對(duì)算法實(shí)現(xiàn)進(jìn)行驗(yàn)證,設(shè)計(jì)開(kāi)發(fā)了該算法的硬件測(cè)試平臺(tái)。主要基于ML310評(píng)估板上XC2VP30芯片中嵌入的Power PC 405,完成其硬件部分的設(shè)計(jì),主要包括了Aurora協(xié)議接口、RS-232串行接口、DDR RAM接口以及其它如中斷、時(shí)鐘等部分。
上傳時(shí)間: 2013-07-26
上傳用戶:是王洪文
隨著安全通信數(shù)據(jù)速率的提高,關(guān)鍵數(shù)據(jù)加密算法的軟件實(shí)施成為重要的系統(tǒng)瓶頸.基于FPGA的高度優(yōu)化的可編程的硬件安全性解決方案提供了并行處理能力,并且可以達(dá)到所要求的加密處理性能(每秒的SSL或RSA運(yùn)算次數(shù))基準(zhǔn).網(wǎng)絡(luò)的迅速發(fā)展,對(duì)安全性的需要變得越來(lái)越重要.然而,盡管網(wǎng)絡(luò)技術(shù)進(jìn)步很快,安全性問(wèn)題仍然相對(duì)落后.由于FPGA所提供的設(shè)計(jì)優(yōu)勢(shì),特別是新的高速版本,網(wǎng)絡(luò)系統(tǒng)設(shè)計(jì)人員可以在這些網(wǎng)絡(luò)設(shè)備中經(jīng)濟(jì)地實(shí)現(xiàn)安全性支持.FPGA是實(shí)現(xiàn)設(shè)計(jì)靈活性和功能升級(jí)的關(guān)鍵,對(duì)于容錯(cuò)、IPSec協(xié)議和系統(tǒng)接口問(wèn)題而言這兩點(diǎn)非常重要.而且,FPGA還為網(wǎng)絡(luò)系統(tǒng)設(shè)計(jì)人員提供了適應(yīng)不同安全處理功能以及隨著安全技術(shù)的發(fā)展方便地增加對(duì)新技術(shù)支持的能力.標(biāo)準(zhǔn)加密/解決以及認(rèn)證算法,如RC-4、DES、三次DES、MD-5以及安全哈希算法-1(SHA-1)被廣泛用于全球網(wǎng)絡(luò)安全系統(tǒng)中.本文介紹了基于PCI總線的加密卡的研制,硬件板卡的結(jié)構(gòu),著重論述了加密卡上加密模塊的實(shí)現(xiàn),即用FPGA實(shí)現(xiàn)3DES及IDEA、MD5算法的過(guò)程,加密卡的工作原理,加密卡中多種密碼算法的配置原理,最后對(duì)3DES算法及IDEA、MD5算法的實(shí)現(xiàn)進(jìn)行仿真,并繪制了板卡的原理圖,對(duì)PCI接口原理進(jìn)行了闡述.在論文中,首先闡述了數(shù)據(jù)加密原理.介紹了數(shù)據(jù)加密的算法和數(shù)據(jù)加密的技術(shù)發(fā)展趨勢(shì),并重點(diǎn)說(shuō)明了3DES的算法.由于加密卡的生存空間在于其高速的加密性能與便捷的使用方式,所以,我們的加密卡采用的是基于PCI插槽的結(jié)構(gòu),遵從的是PCI2.2規(guī)范,理解并掌握PCI總線的規(guī)范是了解整個(gè)系統(tǒng)的重要一環(huán),本文講述了PCI總線的特點(diǎn)和性能,以及總線的信號(hào).由于遵從高速性的要求,我們?cè)谟布x型的時(shí)候,選用的是TI公司高速DSP T M S 3 2 0 C 5 4 x:T I公司新推出的T M S 3 2 0 C 6 x系列D S P功能強(qiáng),速度也非常快,但目前價(jià)格仍然太高,不適合一般加解密使用.而TMS3 2 0 C 5 4 x系列具有性能適中,價(jià)格低廉,產(chǎn)品成熟等特點(diǎn),是較好的選擇.FPGA選用的XILINX公司的XC2V3000,在隨后的文章中,我們將會(huì)對(duì)這些器件特性做相應(yīng)說(shuō)明.并由此得出電路原理圖的繪制.文章的重點(diǎn)之一在于3DES算法及IDEA、MD5算法的FPGA實(shí)現(xiàn),以Xilinx公司VIRTEXII結(jié)構(gòu)的VXC2V3000為例,闡述用FPGA高速實(shí)現(xiàn)3DES算法及IDEA、MD5算法的設(shè)計(jì)要點(diǎn)及關(guān)鍵部分的設(shè)計(jì).
上傳時(shí)間: 2013-04-24
上傳用戶:qazwsc
隨著微電子技術(shù)和電力電子技術(shù)的飛速發(fā)展,運(yùn)動(dòng)控制系統(tǒng)正朝著通用化、智能化、微型化的方向發(fā)展。目前,以數(shù)字信號(hào)處理器(DSP)和現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)為核心的運(yùn)動(dòng)控制卡已成為運(yùn)動(dòng)控制器的發(fā)展主流。它可方便地以插卡形式嵌入PC機(jī),將PC機(jī)強(qiáng)大的信息處理能力和開(kāi)放式特點(diǎn)與運(yùn)動(dòng)控制卡的運(yùn)動(dòng)控制能力相結(jié)合,具有信息處理能力強(qiáng)、開(kāi)放程度高、運(yùn)動(dòng)控制方便、通用性好的特點(diǎn)。因此,本文通過(guò)對(duì)運(yùn)動(dòng)控制技術(shù)的深入研究,開(kāi)發(fā)了一款以DSP和FPGA為主控單元、基于PCI總線的運(yùn)動(dòng)控制卡。 首先,設(shè)計(jì)了運(yùn)動(dòng)控制卡硬件電路,對(duì)控制卡的DSP和FPGA外圍電路、PCI總線接口電路、模擬量輸出電路、編碼器信號(hào)采集電路、通用I/O接口電路等實(shí)現(xiàn)方法進(jìn)行了詳細(xì)討論。 為提高控制卡的硬件集成度和可靠性,通過(guò)對(duì)FPGA的編程設(shè)計(jì),在FPGA中實(shí)現(xiàn)了PCI總線目標(biāo)設(shè)備接口控制器、雙端口RAM、DDA精插補(bǔ)電路、DAC接口電路、編碼器信號(hào)處理電路和數(shù)字I/O信號(hào)處理電路。 基于改進(jìn)的數(shù)字PID控制器和前饋控制,設(shè)計(jì)開(kāi)發(fā)了運(yùn)動(dòng)控制卡的位置閉環(huán)伺服控制器,并整定了控制器參數(shù),獲得良好的伺服控制特性。 最后,采用WinDriver開(kāi)發(fā)了控制卡的驅(qū)動(dòng)程序,并詳細(xì)介紹了驅(qū)動(dòng)程序的開(kāi)發(fā)流程。
標(biāo)簽: FPGA DSP 運(yùn)動(dòng)控制卡
上傳時(shí)間: 2013-08-01
上傳用戶:00.00
近些年來(lái),F(xiàn)PGA已經(jīng)成為現(xiàn)代電子、半導(dǎo)體行業(yè)的最重要組成部分之一,針對(duì)FPGA的綜合技術(shù)的研究是電子設(shè)計(jì)自動(dòng)化技術(shù)的重要研究方向。邏輯綜合是FPGA綜合的重要步驟,它包括邏輯優(yōu)化和工藝映射。本文主要研究了針對(duì)一種新型ALM(Adaptive Logic Model)結(jié)構(gòu)FPGA的工藝映射算法。 論文首先對(duì)已有FPGA邏輯綜合技術(shù)進(jìn)行了全面的總結(jié),從邏輯優(yōu)化和工藝映射兩個(gè)方面分析了傳統(tǒng)算法對(duì)ALM結(jié)構(gòu)FPGA的適應(yīng)性,通過(guò)分析我們得出結(jié)論,傳統(tǒng)的邏輯優(yōu)化算法仍然能夠適用于ALM結(jié)構(gòu)FPGA的邏輯綜合,而工藝映射算法則需要進(jìn)行改進(jìn)。 在以上分析的基礎(chǔ)上,根據(jù)ALM結(jié)構(gòu)的特點(diǎn),論文提出了一種以面積優(yōu)化為主,同時(shí)考慮延遲的針對(duì)ALM結(jié)構(gòu)FPGA的工藝映射算法——ALMmap。該算法包括幾個(gè)子算法,遞減迭代裝箱算法能夠很好的適應(yīng)ALM結(jié)構(gòu)的靈活性;通過(guò)ALM裝箱算法并加入共享輸入處理,將多個(gè)LUT裝入一個(gè)ALM結(jié)構(gòu)中;再匯聚路徑的處理有助于提高效率和減少面積;算法在已有的多級(jí)分解算法基礎(chǔ)上考慮了延遲因素,在不降低面積優(yōu)化效果的同時(shí)降低了延遲;通過(guò)全局優(yōu)化從全局范圍對(duì)面積進(jìn)行了進(jìn)一步的優(yōu)化。 最后,我們對(duì)ALMmap算法與傳統(tǒng)算法進(jìn)行了測(cè)試與比較,通過(guò)實(shí)驗(yàn)數(shù)據(jù)表明,ALMmap能夠很好的發(fā)揮ALM結(jié)構(gòu)的靈活性,考慮延遲的多級(jí)分解算法能夠很好的降低延遲,與傳統(tǒng)基于K-LUT的工藝映射算法相比,具有更好的面積與延遲綜合性能。
上傳時(shí)間: 2013-06-24
上傳用戶:hechao3225
隨著科技的發(fā)展和社會(huì)的進(jìn)步,數(shù)字電視已逐漸成為現(xiàn)代電視的主流。利用今年是奧運(yùn)年的契機(jī),研究和推廣數(shù)字電視廣播具有重大的意義。2006年8月底我國(guó)出臺(tái)的數(shù)字多媒體/電視廣播(DMB-T)標(biāo)準(zhǔn),確立了中國(guó)自己的技術(shù)標(biāo)準(zhǔn)。以此來(lái)發(fā)展擁有自主知識(shí)產(chǎn)權(quán)的數(shù)字電視事業(yè),不僅可以滿足廣大人民群眾日益增長(zhǎng)的物質(zhì)、文化要求,還可以帶動(dòng)相關(guān)產(chǎn)業(yè)快速發(fā)展。 本課題在深入研究DMB-T國(guó)家標(biāo)準(zhǔn)的基礎(chǔ)上,首先對(duì)系統(tǒng)的調(diào)制系統(tǒng)進(jìn)行了設(shè)計(jì)規(guī)劃,然后對(duì)信道調(diào)制的星座映射、系統(tǒng)信息插入、幀體數(shù)據(jù)處理、PN序列插入的幀形成模塊和成形濾波模塊進(jìn)行了設(shè)計(jì)和仿真,并驗(yàn)證了其正確性。 3780個(gè)子載波的時(shí)域同步正交多載波技術(shù)(TDS-OFDM)是DMB-T調(diào)制系統(tǒng)的關(guān)鍵技術(shù)之一。由于載波數(shù)不是2的整數(shù)次冪,考慮到實(shí)現(xiàn)的有效性,不能采用現(xiàn)已成熟的基-2或基-4的快速傅立葉變換(FFT)算法。針對(duì)調(diào)制系統(tǒng)中特有的3780點(diǎn)IFFT,課題深入分析和比較了Cooley-Tukey、Winograd和素因子三種離散快速傅立葉變換算法的特點(diǎn)和性能,綜合利用了三種算法優(yōu)勢(shì),考慮了算法的復(fù)雜度、運(yùn)算的速度、資源的消耗,設(shè)計(jì)出一種新的算法,進(jìn)行了Matlab驗(yàn)證和基于FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)的仿真。分析表明,該算法所需的加法、乘法次數(shù)已很逼近4096點(diǎn)FFT算法。 DMB-T發(fā)射端的基帶成形濾波采用了平方根升余弦滾降濾波,由于其0.05的滾降系數(shù)在實(shí)現(xiàn)中比較苛刻,所以是設(shè)計(jì)的難點(diǎn)之一。本課題利用Matlab工具采用了等紋波最優(yōu)濾波的方法設(shè)計(jì)了169階數(shù)字濾波器,其阻帶衰減達(dá)到了46.9dB,完全符合標(biāo)準(zhǔn)的要求;利用四倍插值的方法實(shí)現(xiàn)了I、Q合路的該濾波器的FPGA設(shè)計(jì),并進(jìn)行了設(shè)計(jì)優(yōu)化,顯著降低了濾波器的運(yùn)算量,大大節(jié)約了實(shí)現(xiàn)該濾波器所需的乘法器資源。
標(biāo)簽: FPGA DMBT 信道 調(diào)制
上傳時(shí)間: 2013-06-28
上傳用戶:camelcamel690
人臉識(shí)別技術(shù)繼指紋識(shí)別、虹膜識(shí)別以及聲音識(shí)別等生物識(shí)別技術(shù)之后,以其獨(dú)特的方便、經(jīng)濟(jì)及準(zhǔn)確性而越來(lái)越受到世人的矚目。作為人臉識(shí)別系統(tǒng)的重要環(huán)節(jié)—人臉檢測(cè),隨著研究的深入和應(yīng)用的擴(kuò)大,在視頻會(huì)議、圖像檢索、出入口控制以及智能人機(jī)交互等領(lǐng)域有著重要的應(yīng)用前景,發(fā)展速度異常迅猛。 FPGA的制造技術(shù)不斷發(fā)展,它的功能、應(yīng)用和可靠性逐漸增加,在各個(gè)行業(yè)也顯現(xiàn)出自身的優(yōu)勢(shì)。FPGA允許用戶根據(jù)自己的需要來(lái)建立自己的模塊,為用戶的升級(jí)和改進(jìn)留下廣闊的空間。并且速度更高,密度也更大,其設(shè)計(jì)方法的靈活性降低了整個(gè)系統(tǒng)的開(kāi)發(fā)成本,F(xiàn)PGA 設(shè)計(jì)成為電子自動(dòng)化設(shè)計(jì)行業(yè)不可缺少的方法。 本文從人臉檢測(cè)算法入手,總結(jié)基于FPGA上的嵌入式系統(tǒng)設(shè)計(jì)方法,使用IBM的Coreconnect掛接自定義模塊技術(shù)。經(jīng)過(guò)訓(xùn)練分類(lèi)器、定點(diǎn)化、以及硬件加速等方法后,能夠使人臉檢測(cè)系統(tǒng)在基于Xilinx的Virtex II Pro開(kāi)發(fā)板上平臺(tái)上,達(dá)到實(shí)時(shí)的檢測(cè)效果。本文工作和成果可以具體描述如下: 1. 算法分析:對(duì)于人臉檢測(cè)算法,首先確保的是檢測(cè)率的準(zhǔn)確性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一種基于Adaboost算法的人臉檢測(cè)方法。算法中較多的是積分圖的特征值計(jì)算,這便于進(jìn)一步的硬件設(shè)計(jì)。同時(shí)對(duì)檢測(cè)算法進(jìn)行耗時(shí)分析確定運(yùn)行速度的瓶頸。 2. 軟硬件功能劃分:這一步考慮市場(chǎng)可以提供的資源狀況,又要考慮系統(tǒng)成本、開(kāi)發(fā)時(shí)間等諸多因素。Xilinx公司提供的Virtex II Pro開(kāi)發(fā)板,在上面有可以供利用的Power PC處理器、可擴(kuò)展的存儲(chǔ)器、I/O接口、總線及數(shù)據(jù)通道等,通過(guò)分析可以對(duì)算法進(jìn)行細(xì)致的劃分,實(shí)現(xiàn)需要加速的模塊。 3. 定點(diǎn)化:在Adaboost算法中,需要進(jìn)行大量的浮點(diǎn)計(jì)算。這里采用的方法是直接對(duì)數(shù)據(jù)位進(jìn)行操作它提取指數(shù)和尾數(shù),然后對(duì)尾數(shù)執(zhí)行移位操作。 4. 改進(jìn)檢測(cè)用的級(jí)聯(lián)分類(lèi)器的訓(xùn)練,提出可以迅速提高分類(lèi)能力、特征數(shù)量大大減小的一種訓(xùn)練方法。 5. 最后對(duì)系統(tǒng)的整體進(jìn)行了驗(yàn)證。實(shí)驗(yàn)表明,在視頻輸入輸出接入的同時(shí),人臉檢測(cè)能夠達(dá)到17fps的檢測(cè)速度,并且獲得了很好的檢測(cè)率以及較低的誤檢率。
標(biāo)簽: FPGA 人臉檢測(cè) 系統(tǒng)設(shè)計(jì)
上傳時(shí)間: 2013-04-24
上傳用戶:大融融rr
隨著現(xiàn)代計(jì)算機(jī)技術(shù)、微電子技術(shù)的進(jìn)一步結(jié)合和發(fā)展,可編程邏輯技術(shù)已成為當(dāng)前電子設(shè)計(jì)領(lǐng)域中最具活力和發(fā)展前途的技術(shù)。通過(guò)采用FPGA/EDA技術(shù),對(duì)通信卡的PCI接口、E1接口、外部邏輯電路進(jìn)行集成,并利用目前通用計(jì)算機(jī)強(qiáng)大的數(shù)字信息處理能力,可大大簡(jiǎn)化CTI硬件的設(shè)計(jì),降低制造成本,提高系統(tǒng)可靠性。 據(jù)此,本論文提出了基于FPGA/EDA技術(shù)的PCI-E1接口設(shè)計(jì)方法,文中對(duì)PCI總線接口、E1接口及兩接口的互連等相關(guān)技術(shù)進(jìn)行了深入分析,對(duì)各功能模塊和系統(tǒng)進(jìn)行了VHDL建模與仿真。 同時(shí),論文還介紹了基于ALTERACyclone系列FPGA芯片的PCI-E1接口硬件平臺(tái)的設(shè)計(jì)原理和基于DriverWorks的WDM驅(qū)動(dòng)程序的設(shè)計(jì)方法。 本論文涉及的軟件、硬件系統(tǒng)已經(jīng)開(kāi)發(fā)、調(diào)試完成。測(cè)試結(jié)果表明:1、論文所研究的PCI接口(主/從設(shè)備)在進(jìn)行配置讀/寫(xiě)、I/O讀寫(xiě)、存儲(chǔ)器讀寫(xiě)及總線的猝發(fā)數(shù)據(jù)傳送等操作中,各項(xiàng)性能符合PCI2.3規(guī)范的要求。 2、論文所研究的E1接口支持成幀和不成幀兩種傳輸方式:在成幀模式下,信息的有效傳送速率為31×64Kbit/s;在不成幀的模式下,信息的有效傳送速率為2.048Mbit/s。E1輸出口各項(xiàng)參數(shù)符合CCITT相關(guān)規(guī)范要求。 3、論文所研究的PCI-E1接口在與現(xiàn)網(wǎng)設(shè)備、模塊的對(duì)接測(cè)試中,性能穩(wěn)定。基于本論文的產(chǎn)品已經(jīng)正式發(fā)布。國(guó)內(nèi)部分廠家已對(duì)該產(chǎn)品進(jìn)行了多方面的綜合測(cè)試,并計(jì)劃將其應(yīng)用到實(shí)際的生產(chǎn)和研究中。 本論文對(duì)于CTI硬件的設(shè)計(jì)是一項(xiàng)嘗試和革新。測(cè)試和應(yīng)用證明該方法行之有效,符合設(shè)計(jì)目標(biāo),具有較廣闊的應(yīng)用前景。
標(biāo)簽: PCIE1 FPGA 接口設(shè)計(jì)
上傳時(shí)間: 2013-04-24
上傳用戶:lixinxiang
多普勒計(jì)程儀是根據(jù)聲波在水中的多普勒效應(yīng)原理而制成的一種精密測(cè)速和計(jì)算航程的儀器,它是船用導(dǎo)航設(shè)備的重要組成之一。針對(duì)于多普勒計(jì)程儀的核心問(wèn)題——頻率估計(jì),本文提出了一種基于FPGA實(shí)現(xiàn)的多普勒測(cè)頻方案,它具有抗干擾能力強(qiáng)、運(yùn)算速度快等特點(diǎn)。本論文主要是圍繞系統(tǒng)的測(cè)頻方案的設(shè)計(jì)與實(shí)現(xiàn)展開(kāi)的。 本文主要研究工作包括:設(shè)計(jì)和調(diào)試基于FPGA的多普勒測(cè)頻系統(tǒng)的硬件電路;通過(guò)對(duì)測(cè)頻算法的研究,采用VHDL語(yǔ)言設(shè)計(jì)和實(shí)現(xiàn)系統(tǒng)的測(cè)頻算法和其它接口控制程序,并通過(guò)軟件仿真,測(cè)試設(shè)計(jì)的正確性。 測(cè)頻系統(tǒng)的硬件電路設(shè)計(jì)是本論文工作的主要部分之一,也是基于FPGA的多普勒測(cè)頻系統(tǒng)的核心部分。整個(gè)系統(tǒng)以FPGA作為主處理器,完成系統(tǒng)中所有的數(shù)字信號(hào)處理和外圍接口控制,同時(shí),基于FPGA豐富的片內(nèi)可編程邏輯資源和外部I/O資源,系統(tǒng)還擴(kuò)展了豐富的通信接口(UART、USB和以太網(wǎng)接口)和顯示電路(LCD和LED),使系統(tǒng)便于與PC機(jī)進(jìn)行數(shù)據(jù)交換和控制。 系統(tǒng)的軟件實(shí)現(xiàn)是本文工作的另一重要部分。本文通過(guò)對(duì)測(cè)頻算法的研究,完成了基于VHDL實(shí)現(xiàn)的過(guò)零檢測(cè)法和FFT算法,同時(shí)也實(shí)現(xiàn)了對(duì)接收機(jī)信號(hào)的自動(dòng)增益控制、信號(hào)采集和與計(jì)算機(jī)的通信功能等。
標(biāo)簽: FPGA 多普勒 測(cè)頻 系統(tǒng)設(shè)計(jì)
上傳時(shí)間: 2013-04-24
上傳用戶:121212121212
隨著電子科學(xué)、圖像傳輸處理技術(shù)與理論的迅速發(fā)展,機(jī)器人視頻監(jiān)控技術(shù)的實(shí)際研究與應(yīng)用曰益得到重視,并不斷地在許多領(lǐng)域取得驕人的成果。特別是近年來(lái),機(jī)器人視頻監(jiān)控技術(shù)已成為高技術(shù)領(lǐng)域一個(gè)重要的研究課題。 本論文詳細(xì)介紹了一種機(jī)器人視頻監(jiān)視系統(tǒng)的設(shè)計(jì)方案,實(shí)現(xiàn)了具有前端視頻采集、圖像傳輸處理功能的FPGA系統(tǒng)。該系統(tǒng)采用Altera公司的FPGA芯片作為中央處理器,由視頻采集模塊、異步FIFO模塊、I
標(biāo)簽: FPGA 機(jī)器人 視頻監(jiān)視系統(tǒng)
上傳時(shí)間: 2013-07-21
上傳用戶:ybysp008
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1