在慣性導(dǎo)航系統(tǒng)中，捷聯(lián)式慣性導(dǎo)航系統(tǒng)以其體積小、成本低和可靠性高等優(yōu)點正逐步取代平臺式慣性導(dǎo)航系統(tǒng)，成為慣性導(dǎo)航系統(tǒng)的發(fā)展趨勢。 為了適應(yīng)捷聯(lián)慣性導(dǎo)航系統(tǒng)小型化、低成本和高性能的發(fā)展方向，本文設(shè)計了DSP與FPGA相結(jié)合的系統(tǒng)方案：系統(tǒng)采用MEMS器件和高性能A/D轉(zhuǎn)換器構(gòu)成慣性信號檢測單元，F(xiàn)PGA進行I/O控制，DSP完成導(dǎo)航計算。方案綜合考慮了系統(tǒng)成本、計算速度、精度、體積等各方面的因素，并通過GPS、磁航向計等信息融合進一步提高導(dǎo)航精度。 數(shù)據(jù)采集是捷聯(lián)慣導(dǎo)系統(tǒng)設(shè)計的關(guān)鍵，本文數(shù)據(jù)采集由信號調(diào)理、A/D轉(zhuǎn)換和。FPGA等幾部分組成。其中，F(xiàn)PGA是整個數(shù)據(jù)采集部分的核心，其主要功能包括：實現(xiàn)了ADC控制邏輯和時序生成；配置了FIFO寄存器，緩沖了ADC與DSP之間的轉(zhuǎn)換數(shù)據(jù)；擴展了UART串口，以實現(xiàn)系統(tǒng)的外部信息接口。在完成電路設(shè)計的基礎(chǔ)上，對各功能模塊進行了全面的半實物仿真，驗證了系統(tǒng)方案及各主要功能模塊的可行性。 論文簡述了慣性導(dǎo)航系統(tǒng)的應(yīng)用背景及發(fā)展?fàn)顩r，介紹了捷聯(lián)慣導(dǎo)系統(tǒng)的基本原理，設(shè)計了基于DSP/FPGA的捷聯(lián)慣導(dǎo)系統(tǒng)方案，實現(xiàn)了系統(tǒng)各部分硬件電路以及FPGA功能模塊，并通過搭建硬件驗證平臺和利用第三方仿真軟件，對傳感器的性能以及FPGA各功能模塊進行了較全面的驗證和仿真。結(jié)果表明：基于DSP/FPGA的捷聯(lián)慣導(dǎo)系統(tǒng)能夠滿足應(yīng)用的要求，并在小型化、低成本和高性能等方面有一定的優(yōu)勢。
標(biāo)簽： DSPFPGA 捷聯(lián) 慣性導(dǎo)航 系統(tǒng)設(shè)計
上傳時間： 2013-04-24
上傳用戶：1966640071
·作者：江思敏等編著 叢書名：DSP應(yīng)用開發(fā)教程系列 出版社：機械工業(yè)出版社 ISBN：9787111123224 出版時間：2003-6-1 版次：1版1次 印次： 頁數(shù)：335 字數(shù)：535千 紙張：膠版紙 包裝：平裝開本： 內(nèi)容提要本書詳細講述了TMS320LF240X系列DSP芯片結(jié)構(gòu)、外設(shè)的原理和結(jié)構(gòu)、系統(tǒng)和外設(shè)寄存器等資源。在此基礎(chǔ)上，介紹如何操作TMS320LF240X系統(tǒng)的
上傳時間： 2013-07-12
上傳用戶：郭靜0516
隨著現(xiàn)場可編程門陣列(FPGA)在工業(yè)中的廣泛應(yīng)用，使得基于FPGA數(shù)字信號處理的實現(xiàn)在雷達信號處理中有著重要地位。模型化設(shè)計是一種自頂向下的面向FPGA的快速原型驗證法，它不僅降低了FPGA設(shè)計門檻，而且縮短了開發(fā)周期，提高了設(shè)計效率。這使得FPGA模型化設(shè)計成為了FPGA系統(tǒng)設(shè)計的發(fā)展趨勢。本文針對常見雷達信號處理模塊的FPGA模型化實現(xiàn)，在以下幾個方面展開研究：首先對基于FPGA的模型化設(shè)計方法進行了研究，給出了模型化設(shè)計方法的發(fā)展現(xiàn)狀和趨勢，并對本文中使用的模型化設(shè)計方法的軟件工具System Generator和AccelDSP進行了介紹。其次使用這兩種軟件工具對FIR濾波器進行了模型化設(shè)計并同RTL(寄存器傳輸級)設(shè)計方法進行對比，全面分析了模型化設(shè)計方法和RTL設(shè)計方法的優(yōu)缺點。然后在簡明闡述雷達信號處理原理的基礎(chǔ)上，使用System Generator對數(shù)字下變頻(DDC)、脈沖壓縮、動目標(biāo)顯示(MTI)及恒虛警(CFAR)處理等雷達信號處理模塊進行了自頂向下的模型化設(shè)計。在Simulink中進行了功能仿真驗證，生成了HDL代碼，并在Xilinx FPGA中進行了RTL的時序仿真分析。關(guān)鍵詞：雷達信號處理 FPGA 模型化設(shè)計 System Generator AccelDSP
上傳時間： 2013-07-25
上傳用戶：zhangsan123
· 摘要： 本文研究了由線性反饋移位寄存器(Linear Feedback Shift Registers,LFSR)生成m序列的原理,并對LFSR電路結(jié)構(gòu)作了改進,利用基于現(xiàn)代DSP技術(shù)的DSP Builder軟件,設(shè)計了一種周期、相位可調(diào)的m序列發(fā)生器.經(jīng)調(diào)試與仿真,結(jié)果表明該方法硬件結(jié)構(gòu)簡單、開發(fā)周期短,為系統(tǒng)設(shè)計或測試帶來很大的便利.
上傳時間： 2013-07-18
上傳用戶：fuzhoulinzexu
根據(jù)輸入的波特率設(shè)置值，計算相關(guān)的寄存器器配置值。
上傳時間： 2013-06-08
上傳用戶：colinal
STM8S103，開發(fā)必用資料，有詳細的寄存器說明
上傳時間： 2013-07-19
上傳用戶：qiuqing
·內(nèi)容簡介 本書從51系列單片機的一般知識出發(fā)，將ARM處理器和51系列單片機進行對比，引導(dǎo)讀者去理解和學(xué)習(xí)ARM處理器的知識。內(nèi)容分為3部分：第1部分是前4章，從大家所熟悉的51系列單片機的基礎(chǔ)知識開始，介紹ARM處理器的基本知識，包括ARM和51系列的對比、中斷處理系統(tǒng)、寄存器和存儲器結(jié)構(gòu)等；第2部分是5～9章，詳細比較ARM指令和51系列指令之間
標(biāo)簽： ARM 嵌入式系統(tǒng)
上傳時間： 2013-07-21
上傳用戶：WANGXIAN001
STM32中文參考手冊，很詳細的介紹的STM的內(nèi)部寄存器功能。
上傳時間： 2013-06-28
上傳用戶：yqq309
DI0~DI7：數(shù)據(jù)輸入線，TLL電平。 ILE：數(shù)據(jù)鎖存允許控制信號輸入線，高電平有效。 CS：片選信號輸入線，低電平有效。 WR1：為輸入寄存器的寫選通信號。 XFER：數(shù)據(jù)傳送控制信號輸入線，低電平有效。
標(biāo)簽： 0832 DAC 應(yīng)用電路圖
上傳時間： 2013-04-24
上傳用戶：小楓殘月
英文描述： 8-Bit Serial-Input/Parallel-Output Shift Register 中文描述： 8位Serial-Input/Parallel-Output移位寄存器
上傳時間： 2013-04-24
上傳用戶：epson850
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
