設(shè)計了一種新型的汽車入庫避障系統(tǒng). 該系統(tǒng)采用超聲波測距原理,利用FPGA 豐富的查找表結(jié)構(gòu)完成算法. 可隨時根據(jù)實際檢測或?qū)嶒灥臄?shù)據(jù)更新查找表,降低系統(tǒng)偏差. 采用動態(tài)掃描方式將測量結(jié)果實時地顯示出來,實時檢測與障礙物的警戒距離并報警.
標簽: FPGA 超聲波 系統(tǒng)設(shè)計
上傳時間: 2013-11-23
上傳用戶:mhp0114
本文對數(shù)字基帶信號脈沖成型濾波的應(yīng)用、原理及實現(xiàn)進行了研究。首先介紹了數(shù)字成型濾波的應(yīng)用意義并分析了模擬和數(shù)字兩種硬件實現(xiàn)方法,接著介紹了成形濾波器設(shè)計所需要MATLAB軟件,以及利用ISE system generator在FPGA上進行濾波器實現(xiàn)的優(yōu)勢。文中給出了成形濾波函數(shù)的數(shù)學(xué)模型,討論了幾種常用成形濾波函數(shù)的傳輸特性以及對傳輸系統(tǒng)信號誤碼率的影響。然后介紹了本次設(shè)計中使用到的數(shù)字成形濾波器設(shè)計的幾種FIR濾波器結(jié)構(gòu)。把各種設(shè)計方案進行仿真,比較仿真結(jié)果,最后根據(jù)實際應(yīng)用的情況并結(jié)合設(shè)計仿真中出現(xiàn)的問題進行分析,得出各種設(shè)計結(jié)構(gòu)的優(yōu)缺點以及適合應(yīng)用的場合。
標簽: FPGA 數(shù)字 成形 濾波器設(shè)計
上傳時間: 2013-10-18
上傳用戶:aesuser
GMSK信號具有很好的頻譜和功率特性,特別適用于功率受限和信道存在非線性、衰落以及多普勒頻移的移動突發(fā)通信系統(tǒng)。根據(jù)GMSK調(diào)制的特點,提出 亍一種以FPGA和CMX589A為硬件裁體的GMSK調(diào)制器的設(shè)計方案,并給出了方案的具體實現(xiàn),包括系統(tǒng)結(jié)構(gòu)、利用CMX589A實現(xiàn)的高斯濾波器、 FPGA實現(xiàn)的調(diào)制指數(shù)為O.5的FM調(diào)制器以及控制器。對系統(tǒng)功能和性能測試結(jié)果表明,指標符合設(shè)計要求,工作穩(wěn)定可靠。 關(guān)鍵詞:GMSK;DDS;FM調(diào)制器;FPGAl 引 言 由于GMSK調(diào)制方式具有很好的功率頻譜特性,較優(yōu)的誤碼性能,能夠滿足移動通信環(huán)境下對鄰道干擾的嚴格要求,因此成為GSM、ETS HiperLANl以及GPRS等系統(tǒng)的標準調(diào)制方式。目前GMSK調(diào)制技術(shù)主要有兩種實現(xiàn)方法,一種是利用GMSK ASIC專用芯片來完成,典型的產(chǎn)品如FX589或CMX909配合MC2833或FX019來實現(xiàn)GMSK調(diào)制。這種實現(xiàn)方法的特點是實現(xiàn)簡單、基帶信 號速率可控,但調(diào)制載波頻率固定,沒有可擴展性。另外一種方法是利用軟件無線電思想采用正交調(diào)制的方法在FPGA和DSP平臺上實現(xiàn)。其中又包括兩種實現(xiàn) 手段,一種是采用直接分解將單個脈沖的高斯濾波器響應(yīng)積分分成暫態(tài)部分和穩(wěn)態(tài)部分,通過累加相位信息來實現(xiàn);另一種采用頻率軌跡合成,通過采樣把高斯濾波 器矩形脈沖響應(yīng)基本軌跡存入ROM作為查找表,然后通過FM調(diào)制實現(xiàn)。這種利用軟件無線電思想實現(xiàn)GMSK調(diào)制的方法具有調(diào)制參數(shù)可變的優(yōu)點,但由于軟件 設(shè)計中涉及到高斯低通濾波、相位積分和三角函數(shù)運算,所以調(diào)制器參數(shù)更改困難、實現(xiàn)復(fù)雜。綜上所述,本文提出一種基于CMX589A和FPGA的GMSK 調(diào)制器設(shè)計方案。與傳統(tǒng)實現(xiàn)方法比較具有實現(xiàn)簡單、調(diào)制參數(shù)方便可控和軟件剪裁容易等特點,適合于CDPD、無中心站等多種通信系統(tǒng),具有重要現(xiàn)實意義。
上傳時間: 2013-10-24
上傳用戶:thesk123
本文詳述了空間矢量SV PWM 的算法, 并提出用FPGA 實現(xiàn)SV PWM 的方法, 最后分析了使用FP2GA 的優(yōu)點
上傳時間: 2013-11-14
上傳用戶:asaqq
目前通信領(lǐng)域正處于急速發(fā)展階段,由于新的需 求層出不窮,促使新的業(yè)務(wù)不斷產(chǎn)生,因而導(dǎo)致頻率資源越來越緊張。在有限的帶寬里要傳輸大量的多媒體數(shù)據(jù),提高頻譜利用率成為當前至關(guān)重要的課題,否則將 很難容納如此眾多的業(yè)務(wù)。正交幅度調(diào)制(QAM)由于具有很高的頻譜利用率被DVB-C等標準選做主要的調(diào)制技術(shù)。與多進制PSK(MPSK)調(diào)制不 同,OAM調(diào)制采取幅度與相位相結(jié)合的方式,因而可以更充分地利用信號平面,從而在具有高頻譜利用效率的同時可以獲得比MPSK更低的誤碼率。 但仔細分析可以發(fā)現(xiàn)QAM調(diào)制仍存在著頻繁的相位跳變,相位跳變會產(chǎn)生較大的諧波分量,因此如果能夠在保證QAM調(diào)制所需的相位區(qū)分度的前提下,盡量減少 或消除這種相位跳變,就可以大大抑制諧波分量,從而進一步提高頻譜利用率,同時又不影響QAM的解調(diào)性能。文獻中提出了針對QPSK調(diào)制的相位連續(xù)化方 法,本文借鑒該方法,提出連續(xù)相位QAM調(diào)制技術(shù),并針對QAM調(diào)制的特點在電路設(shè)計時作了改進。
標簽: FPGA QAM 相位 調(diào)制技術(shù)
上傳時間: 2013-10-31
上傳用戶:鳳臨西北
介紹了基于Xilinx Spartan- 3E FPGA XC3S250E 來完成分辨率為738×575 的PAL 制數(shù)字視頻信號到800×600 的VGA 格式轉(zhuǎn)換的實現(xiàn)方法。關(guān)鍵詞: 圖像放大; PAL; VGA; FPGA 目前, 絕大多數(shù)監(jiān)控系統(tǒng)中采用的高解析度攝像機均由47 萬像素的CCD 圖像傳感器采集圖像, 經(jīng)DSP 處理后輸出的PAL 制數(shù)字視頻信號不能直接在VGA 顯示器上顯示, 而在許多場合需要在VGA 顯示器上實時監(jiān)視, 這就需要將隔行PAL 制數(shù)字視頻轉(zhuǎn)換為逐行視頻并提高幀頻, 再將每幀圖像放大到800×600 或1 024×768。常用的圖像放大的方法有很多種, 如最臨近賦值法、雙線性插值法、樣條插值法等[ 1] 。由于要對圖像進行實時顯示, 本文采用一種近似的雙線性插值方法對圖像進行放大。隨著微電子技術(shù)及其制造工藝的發(fā)展, 可編程邏輯器件的邏輯門密度有了很大提高, 現(xiàn)場可編程邏輯門陣列( FPGA) 有著邏輯資源豐富和可重復(fù)以及系統(tǒng)配置的靈活性, 同時隨著微處理器、專用邏輯器件以及DSP 算法以IP Core 的形式嵌入到FPGA 中[ 2] , FPGA 的功能越來越強, 因此FPGA 在現(xiàn)代電子系統(tǒng)設(shè)計中發(fā)揮著越來越重要的作用。本課題的設(shè)計就是采用VHDL 描述, 基于FPGA 來實現(xiàn)的。
標簽: PAL-VGA FPGA 轉(zhuǎn)換器
上傳時間: 2013-12-03
上傳用戶:aa54
為了滿足某測控平臺的設(shè)計要求,設(shè)計并實現(xiàn)了基于FPGA的六通道HDLC并行通信系統(tǒng)。該系統(tǒng)以FPGA為核心,包括FPGA、DSP、485轉(zhuǎn)換接口等部分。給出了系統(tǒng)的電路設(shè)計、關(guān)鍵模塊及軟件流程圖。測試結(jié)果表明,系統(tǒng)通訊速度為1 Mb/s,并且工作穩(wěn)定,目前該設(shè)計已經(jīng)成功應(yīng)用于某樣機中。
上傳時間: 2013-11-25
上傳用戶:王成林。
利用FPGA 設(shè)計一個類似點陣LCD 顯示的VGA 顯示控制器,可實現(xiàn)文字及簡單的圖表顯示。工作時只需將要顯示內(nèi)容轉(zhuǎn)換成對應(yīng)字模送入FPGA,即可實現(xiàn)相應(yīng)內(nèi)容的顯示。關(guān)鍵詞:FPGA;VGA;顯示控制 隨著數(shù)字圖像處理的應(yīng)用領(lǐng)域的不斷擴大,其實時處理技術(shù)成為研究的熱點。EDA(電子設(shè)計自動化)技術(shù)的迅猛發(fā)展為數(shù)字圖像實時處理技術(shù)提供了硬件基礎(chǔ)。其中FPGA 的特點適用于進行一些基于像素級的圖像處理[1]。LCD 和CRT 顯示器作為一種通用型顯示設(shè)備,如今已經(jīng)廣泛應(yīng)用于工作和生活中。與嵌入式系統(tǒng)中常用的顯示器件相比,它具有顯示面積大、色彩豐富、承載信息量大、接口簡單等優(yōu)點,如果將其應(yīng)用到嵌入式系統(tǒng)中,可以顯著提升產(chǎn)品的視覺效果。為此,嘗試將VGA 顯示的控制轉(zhuǎn)化到FPGA 來完成實現(xiàn)。
上傳時間: 2013-10-26
上傳用戶:lgd57115700
為了研制高性能的全數(shù)字永磁同步電機驅(qū)動系統(tǒng),本文提出了一種基于FPGA的單芯片驅(qū)動控制方案。它采用硬件模塊化的現(xiàn)代EDA設(shè)計方法,使用VHDL硬件描述語言,實現(xiàn)了永磁同步電機矢量控制系統(tǒng)的設(shè)計。方案包括矢量變換、空間矢量脈寬調(diào)制(SVPWM)、電流環(huán)、速度環(huán)以及串行通訊等五部分。經(jīng)過仿真和實驗表明,系統(tǒng)具有良好的穩(wěn)定性和動態(tài)性能,調(diào)節(jié)轉(zhuǎn)速的范圍可以達到0.5r/min~4200r/min,對干擾誤差信號具有較強的容錯性,能夠滿足高性能的運動控制領(lǐng)域?qū)τ来磐诫姍C驅(qū)動系統(tǒng)的要求。
上傳時間: 2013-10-13
上傳用戶:fdmpy
設(shè)計了一種能使FPGA的主狀態(tài)機直接管理Flash的控制器,該控制器具有自己的指令集和中斷管理方式。用戶可以根據(jù)FPGA的系統(tǒng)時鐘對控制器進行操作,無需關(guān)心Flash對指令和數(shù)據(jù)的時序要求。控制器建立了自己的壞塊管理機制,合并了一些Flash的常用關(guān)聯(lián)指令,方便了用戶對FPGA主狀態(tài)機的設(shè)計。
上傳時間: 2013-10-08
上傳用戶:shen007yue
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1