<rt id="qyecy"></rt>
通過VERILOG HDL語言使用CPLD連接PS2鍵盤.
標(biāo)簽： VERILOG CPLD HDL PS2
上傳時間： 2013-08-21
上傳用戶：1583060504
cpld max7128s控制3路AD7472采樣，希望對大家有幫助。
標(biāo)簽： 7128s cpld 7128 7472
上傳時間： 2013-08-22
上傳用戶：hn891122
使用CPLD仿真8088核,內(nèi)有源程序和說明,可以參考
標(biāo)簽： CPLD 8088 仿真 有源
上傳用戶：eclipse
CPLD數(shù)字電路設(shè)計——使用MAX+plusⅡ入門篇.rar 不能錯過的書籍
標(biāo)簽： CPLD plus MAX
上傳用戶：zhtzht
一種基于CPLD 的PWM控制電路設(shè)計，僅供參考
標(biāo)簽： CPLD PWM 控制 電路設(shè)計
上傳用戶：wxqman
5分鐘學(xué)會使用CPLD,經(jīng)典資料，有想學(xué)習(xí)CPLD的朋友有福了
標(biāo)簽： CPLD 分
上傳用戶：xmsmh
用CPLD實現(xiàn)DSP與PLX9054之間的連接
標(biāo)簽： CPLD 9054 DSP PLX
上傳用戶：cherrytree6
基于 MAXII 的CPLD 對mobil dram 的讀寫操作，內(nèi)帶源碼和測試激勵文件
標(biāo)簽： MAXII mobil CPLD dram
上傳用戶：luopoguixiong
基于 MAXII CPLD的對Compact_Flash的讀寫，擦出操作，內(nèi)附測試激勵文件
標(biāo)簽： Compact_Flash MAXII CPLD 讀寫
上傳用戶：vodssv
介紹FPGA/CPLD設(shè)計的指導(dǎo)性原則，如FPGA設(shè)計的基本原則，基本思想，基本操作技巧，常用模塊等。
標(biāo)簽： FPGA CPLD
上傳用戶：1421706030
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
