H.264視頻編解碼標準以其高壓縮比、高圖像質(zhì)量、良好的網(wǎng)絡適應性等優(yōu)點在數(shù)字電視廣播、網(wǎng)絡視頻流媒體傳輸、視頻實時通信等許多方面得到了廣泛應用。提高H.264幀內(nèi)預測的速度，對于實時性要求較高的場合具有重大的意義。為此，論文在總結(jié)國內(nèi)外相關(guān)研究的基礎(chǔ)上，針對H.264幀內(nèi)預測的軟件實現(xiàn)具有運算量大、實時性差等缺點，提出了一種基于FPGA的高并行、多流水線結(jié)構(gòu)的幀內(nèi)預測算法的硬件實現(xiàn)。 論文在詳細闡述H.264幀內(nèi)預測編碼技術(shù)的基礎(chǔ)上，分析了17種預測模式算法，通過Matlab仿真建模，直觀地給出了預測模式的預測效果，并在JM12.2官方驗證平臺上測試比較各種預測模式對編碼性能的影響，以此為根據(jù)對幀內(nèi)預測模式進行裁剪。接著論文提出了基于FPGA的幀內(nèi)預測系統(tǒng)的設計方案，將前段采集劍的RGB圖像通過色度轉(zhuǎn)換模塊轉(zhuǎn)換成YCbCr圖像，存入片外SDRAM中，控制模塊負責讀寫數(shù)掘送入幀內(nèi)預測模塊進行處理。幀內(nèi)預測模塊中，采用一種并行結(jié)構(gòu)的可配置處理單元，即先求和再移位最后限幅的電路結(jié)構(gòu)，來計算各預測模式下的預測值，極大地減小了預測電路的復雜度。針對預測模式選擇算法，論文采用多模式并行運算的方法，即多個結(jié)構(gòu)相同的殘差計算模塊，同時計算各種預測模式對應的SATD值，充分發(fā)揮FPGA高速并行處理的能力。其中Hadamard變換使用行列分離的變換方法，采用蝶形快速變換、流水線設計提高硬件的工作效率。最后，論文設計了LCD顯示模塊直觀地顯示所得到的最佳預測模式。 整個幀內(nèi)預測系統(tǒng)被劃分成多個功能模塊，采用層次化、模塊化的設計思想，并采用流水線結(jié)構(gòu)和乒乓操作來提高系統(tǒng)的并行性、運行速度和總線利用率。所有模塊用Verilog語言設計，由Modelsim仿真和集成開發(fā)環(huán)境ISE9.1綜合。仿真與綜合結(jié)果表明，系統(tǒng)時鐘頻率最高達到106.7MHz。該設計在完成功能的基礎(chǔ)上，能夠較好地滿足實時性要求。論文對于研究基于FPGA的H.264視頻壓縮編碼系統(tǒng)進行了有益的探索，具有一定的實用價值。
標簽： H264 視頻編碼器 幀內(nèi)預測 系統(tǒng)設計
上傳時間： 2013-07-21
上傳用戶：ABCD_ABCD
基于FPGA的MJPEG視頻解碼器的芯片設計
上傳時間： 2013-06-10
上傳用戶：wanqunsheng
基于FPGA的Turbo碼編譯碼器實現(xiàn)基于FPGA的Turbo碼編譯碼器實現(xiàn)
上傳時間： 2013-06-13
上傳用戶：ippler8
本文在闡述卷積碼編解碼器基本工作原理的基礎(chǔ)上，提出了在MAX+PlusⅡ開發(fā)平臺上基于VHDL語言設計（2，1，6）卷積碼編解碼器的方法。
上傳時間： 2013-06-16
上傳用戶：zfh920401
文章首先分析比較了光伏并網(wǎng)逆變器的各種主電路結(jié)構(gòu)優(yōu)缺點，提出適合小 功率光伏系統(tǒng)的兩級式并網(wǎng)結(jié)構(gòu)，并對前級DC-DC電路和后級DC-AC分別進行 了電路結(jié)構(gòu)的選擇。
上傳時間： 2013-06-14
上傳用戶：jjj0202
基于FPGA技術(shù)的HDLC幀收發(fā)器的設計與實現(xiàn)
上傳時間： 2013-05-24
上傳用戶：lindor
USBISP下載器驅(qū)動USBISP下載器驅(qū)動及說明(USBISP配置用戶用)\RZ-USBISP使用說明
上傳時間： 2013-07-03
上傳用戶：coeus
短波通信由于其固有的優(yōu)點，在無線通信特別是軍事通信中有著很重要的應用，國內(nèi)外對短波電臺以及高速調(diào)制解調(diào)器的研究也是相當多，然而有些硬件結(jié)構(gòu)相似的電臺信號特征差異卻很大，這極大地限制了不同電臺間的互通互連。而軟件無線電用軟件代替部分硬件，可以通過不同軟件模塊來實現(xiàn)不同的功能，因此利用軟件無線電，可以在相同的硬件平臺上，實現(xiàn)多種短波數(shù)字化業(yè)務，而本文重點研究的就是基于軟件無線電的短波串行體制。 首先對短波串行體制標準進行了詳細地研究，并對發(fā)射端實現(xiàn)方法進行了具體的說明。其次闡述了中頻數(shù)字接收機相關(guān)基本理論，在研究信號采樣理論、多速率數(shù)字信號處理理論、濾波器設計理論、FPGA硬件數(shù)字算法等基礎(chǔ)上，并結(jié)合實際應用要求，提出了適合于FPGA實現(xiàn)的數(shù)字化中頻處理系統(tǒng)方案，對系統(tǒng)進行了仿真，驗證了系統(tǒng)方案的可行性，然后通過Verilog編程完成了數(shù)字下變頻的FPGA實現(xiàn)，效果較好。最后對接收端的基帶處理方法進行了一些探索。
上傳時間： 2013-07-19
上傳用戶：czh415
c8051編程器資料，u-ec2,u-ec5,u-pdc 資料
上傳時間： 2013-05-31
上傳用戶：1134473521
卷積Turbo碼因其優(yōu)異的糾錯性能越來越受人門的關(guān)注，而編碼器和譯碼器是編碼理論實際應用的重點和難點。論文根據(jù)IEEE802.16e標準，以低時延、高吞吐量、支持高時鐘頻率、參數(shù)可配置為目標，對卷積Turbo碼編碼器和譯碼器的FPG...
上傳時間： 2013-05-19
上傳用戶：cuibaigao
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
