基于Multisim 10 軟件對數(shù)字鐘電路進行設計和仿真。采用555定時器產(chǎn)生秒時鐘信號，用時鐘信號驅動計數(shù)電路進行計數(shù)，將計數(shù)結果進行譯碼，最終在LED數(shù)碼管上以數(shù)字的形式顯示時、分、秒時間。
上傳時間： 2013-10-31
上傳用戶：qoovoop
基于探索大學物理電學實驗仿真技術的目的，采用Multisim10仿真軟件對RC電路時間常數(shù)參數(shù)進行了仿真實驗測試。從RC電路電容充、放電時電容電壓uC的表達式出發(fā)，分析了uC與時間常數(shù)之間的關系，給出了幾種Multisim仿真測試時間常數(shù)的實驗方案。仿真實驗可直觀形象地描述RC電路的工作過程及有關參數(shù)測試。將電路的硬件實驗方式向多元化方式轉移，利于培養(yǎng)知識綜合、知識應用、知識遷移的能力，使電路分析更加靈活和直觀。
上傳時間： 2013-11-10
上傳用戶：R50974
仿真使用EWB人為設置故障,模擬電路可能發(fā)生斷路、短路等現(xiàn)象時的狀態(tài),完整表達定理的適用范圍,通過傳統(tǒng)驗證和仿真軟件的對比,讓兩者匹配到最佳狀況。實驗顯示,使用EWB對電路可實現(xiàn)全面仿真,為真實實驗的設計和調試奠定了基礎。
上傳時間： 2013-11-20
上傳用戶：liujinzhao
利用Multisim 10仿真軟件對共射極放大電路進行了計算機輔助設計和仿真。運用直流工作點對靜態(tài)工作點進行了分析和設定；利用波特圖示儀分析了電路的頻率特性；對電壓增益、輸入電阻和輸出電阻進行了仿真測試，測試結果和理論計算值基本一致。研究表明，Multisim 10仿真軟件具有強大的設計和仿真分析功能，可以縮短設計周期，保障操作安全，方便調試、節(jié)省成本和提高設計質量等。
上傳時間： 2014-12-23
上傳用戶：dianxin61
基于探索 RLC串聯(lián)電路諧振特性仿真實驗技術的目的，采用Multisim10仿真軟件對RLC串聯(lián)電路諧振特性進行了仿真實驗測試，給出了幾種Multisim仿真實驗方案，介紹了諧振頻率、上限頻率、下限頻率及品質因數(shù)的測試和計算方法，討論了電阻大小對品質因數(shù)的影響。結論是仿真實驗可直觀形象地描述RLC串聯(lián)電路的諧振特性，將電路的硬件實驗方式向多元化方式轉移，利于培養(yǎng)知識綜合、知識應用、知識遷移的能力，使電路分析更加靈活和直觀。
標簽： Multisim RLC 串聯(lián)電路 諧振
上傳時間： 2013-10-12
上傳用戶：Maple
討論了高速PCB 設計中涉及的定時、反射、串擾、振鈴等信號完整性( SI)問題,結合CA2DENCE公司提供的高速PCB設計工具Specctraquest和Sigxp,對一采樣率為125MHz的AD /DAC印制板進行了仿真和分析,根據(jù)布線前和布線后的仿真結果設置適當?shù)募s束條件來控制高速PCB的布局布線,從各個環(huán)節(jié)上保證高速電路的信號完整性。
上傳時間： 2013-11-06
上傳用戶：zhang97080564
信號完整性問題是高速PCB 設計者必需面對的問題。阻抗匹配、合理端接、正確拓撲結構解決信號完整性問題的關鍵。傳輸線上信號的傳輸速度是有限的，信號線的布線長度產(chǎn)生的信號傳輸延時會對信號的時序關系產(chǎn)生影響，所以PCB 上的高速信號的長度以及延時要仔細計算和分析。運用信號完整性分析工具進行布線前后的仿真對于保證信號完整性和縮短設計周期是非常必要的。在PCB 板子已焊接加工完畢后才發(fā)現(xiàn)信號質量問題和時序問題，是經(jīng)費和產(chǎn)品研制時間的浪費。1.1 板上高速信號分析我們設計的是基于PowerPC 的主板，主要由處理器MPC755、北橋MPC107、北橋PowerSpanII、VME 橋CA91C142B 等一些電路組成，上面的高速信號如圖2-1 所示。板上高速信號主要包括：時鐘信號、60X 總線信號、L2 Cache 接口信號、Memory 接口信號、PCI 總線0 信號、PCI 總線1 信號、VME 總線信號。這些信號的布線需要特別注意。由于高速信號較多，布線前后對信號進行了仿真分析，仿真工具采用Mentor 公司的Hyperlynx7.1 仿真軟件，它可以進行布線前仿真和布線后仿真。
上傳時間： 2013-11-04
上傳用戶：herog3
Hyperlynx仿真應用:阻抗匹配.下面以一個電路設計為例，簡單介紹一下PCB仿真軟件在設計中的使用。下面是一個DSP硬件電路部分元件位置關系(原理圖和PCB使用PROTEL99SE設計)，其中DRAM作為DSP的擴展Memory(64位寬度，低8bit還經(jīng)過3245接到FLASH和其它芯片)，DRAM時鐘頻率133M。因為頻率較高，設計過程中我們需要考慮DRAM的數(shù)據(jù)、地址和控制線是否需加串阻。下面，我們以數(shù)據(jù)線D0仿真為例看是否需要加串阻。模型建立首先需要在元件公司網(wǎng)站下載各器件IBIS模型。然后打開Hyperlynx,新建LineSim File(線路仿真—主要用于PCB前仿真驗證)新建好的線路仿真文件里可以看到一些虛線勾出的傳輸線、芯片腳、始端串阻和上下拉終端匹配電阻等。下面，我們開始導入主芯片DSP的數(shù)據(jù)線D0腳模型。左鍵點芯片管腳處的標志，出現(xiàn)未知管腳，然后再按下圖的紅線所示線路選取芯片IBIS模型中的對應管腳。 3http://bbs.elecfans.com/ 電子技術論壇 http://www.elecfans.com 電子發(fā)燒友點OK后退到“ASSIGN Models”界面。選管腳為“Output”類型。這樣，一樣管腳的配置就完成了。同樣將DRAM的數(shù)據(jù)線對應管腳和3245的對應管腳IBIS模型加上(DSP輸出，3245高阻，DRAM輸入)。下面我們開始建立傳輸線模型。左鍵點DSP芯片腳相連的傳輸線，增添傳輸線，然后右鍵編輯屬性。因為我們使用四層板，在表層走線，所以要選用“Microstrip”，然后點“Value”進行屬性編輯。這里，我們要編輯一些PCB的屬性，布線長度、寬度和層間距等，屬性編輯界面如下：再將其它傳輸線也添加上。這就是沒有加阻抗匹配的仿真模型(PCB最遠直線間距1.4inch，對線長為1.7inch)。現(xiàn)在模型就建立好了。仿真及分析下面我們就要為各點加示波器探頭了，按照下圖紅線所示路徑為各測試點增加探頭：為發(fā)現(xiàn)更多的信息，我們使用眼圖觀察。因為時鐘是133M，數(shù)據(jù)單沿采樣，數(shù)據(jù)翻轉最高頻率為66.7M，對應位寬為7.58ns。所以設置參數(shù)如下：之后按照芯片手冊制作眼圖模板。因為我們最關心的是接收端(DRAM)信號，所以模板也按照DRAM芯片HY57V283220手冊的輸入需求設計。芯片手冊中要求輸入高電平VIH高于2.0V，輸入低電平VIL低于0.8V。DRAM芯片的一個NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信號(不長于3ns)：按下邊紅線路徑配置眼圖模板：低8位數(shù)據(jù)線沒有串阻可以滿足設計要求，而其他的56位都是一對一，經(jīng)過仿真沒有串阻也能通過。于是數(shù)據(jù)線不加串阻可以滿足設計要求，但有一點需注意，就是寫數(shù)據(jù)時因為存在回沖，DRAM接收高電平在位中間會回沖到2V。因此會導致電平判決裕量較小，抗干擾能力差一些，如果調試過程中發(fā)現(xiàn)寫RAM會出錯，還需要改版加串阻。
上傳時間： 2013-11-05
上傳用戶：dudu121
在汽車、工業(yè)和電信行業(yè)的設計師當中，使用高功率升壓型轉換器的現(xiàn)像正變得越來越普遍。當需要 300W 或更高的功率時，必須在功率器件中實現(xiàn)高效率 (低功率損耗)，以免除增設龐大散熱器和采用強迫通風冷卻的需要
上傳時間： 2014-12-01
上傳用戶：lhc9102
開關電源設計與開發(fā) 資料
標簽： 開關電源設計
上傳時間： 2014-12-24
上傳用戶：38553903210
