keil C 與proteus環(huán)境下仿真單片機(jī)開發(fā)的5個(gè)實(shí)例，是單片機(jī)嵌入式開發(fā)的極有價(jià)值的參考資料。其中包括了流水燈、走馬燈、1602液晶屏驅(qū)動(dòng)、ds1302、max7221的仿真開發(fā)實(shí)例，包括c語言代碼。
標(biāo)簽： proteus keil 環(huán)境 仿真
上傳時(shí)間： 2013-09-30
上傳用戶：fanboynet
很多網(wǎng)友渴望自己設(shè)計(jì)電路原理圖（SCH）、電路板（PCB），同時(shí)希望從原始SCH到PCB自動(dòng)布線、再到成品PCB電路板的設(shè)計(jì)周期可以縮短到1天以內(nèi)！是不是不可能呢？當(dāng)然不是，因?yàn)楝F(xiàn)在的EDA軟件已經(jīng)達(dá)到了幾乎無所不能的地步！由于電子很重實(shí)踐，可以說，不曾親自設(shè)計(jì)過PCB電路板的電子工程師，幾乎是不可想象的。 很多電子愛好者都有過學(xué)習(xí)PROTEL的經(jīng)歷，本人也是一樣，摸索的學(xué)習(xí)，耐心的體會，充分的體會什么是成功之母。不希望大家把不必要的時(shí)間浪費(fèi)在學(xué)習(xí)PROTEL的初期操作上，在這里做這個(gè)教程是為了給渴望快速了解和操作PROTEL的初學(xué)者們一個(gè)走捷徑的機(jī)會，教程大家都可以看到，可以省走很多不必要的彎路及快速建立信心，網(wǎng)絡(luò)的魅力之一就在于學(xué)習(xí)的效率很高。由于本人的水平很有限，所以教程做的比較淺，就是教大家：1.畫畫簡單的原理圖（SCH）2.學(xué)會創(chuàng)建SCH零件 2.把原理圖轉(zhuǎn)換成電路板（PCB） 3.對PCB進(jìn)行自動(dòng)布線 4.學(xué)會創(chuàng)建PCB零件庫 5.學(xué)會一些常用的PCB高級技巧。鑒于此，如果您這方面已經(jīng)是水平很高的專業(yè)人士，無需看此教程。 同時(shí)也愿這些簡單的圖片教程可以使大家在今后的電子電路設(shè)計(jì)之路上所向披靡。 關(guān)于教程涉及軟件版本：此教程采用的樣板軟件是PROTEL99SE漢化版，99SE是PROTEL家族中目前最穩(wěn)定的版本，功能強(qiáng)大。采用了*.DDB數(shù)據(jù)庫格式保存文件，所有同一工程相關(guān)的SCH、PCB等文件都可以在同一*.DDB數(shù)據(jù)庫中并存，非常科學(xué)，利于集體開發(fā)和文件的有效管理。還有一個(gè)優(yōu)點(diǎn)就是自動(dòng)布線引擎很強(qiáng)大。在雙面板的前提下，可以在很短的時(shí)間內(nèi)自動(dòng)布通任何的超復(fù)雜線路！ 關(guān)于軟件的語言：采用的是主菜單漢化版，有少量的深層對話框是英文的，重要的細(xì)節(jié)部分都在教程中作了中文注釋，希望大家不要對少量的英文抱有恐懼的心理，敢于勝利是學(xué)習(xí)的一個(gè)前提。再就是不要太急于求成，有一顆平常心可以避免欲速則不達(dá)的問題。我可以向大家保證，等大家學(xué)會了自動(dòng)布線，就會對設(shè)計(jì)PCB信心百倍。 5天（每天2小時(shí)），你就可以搞定PROTEL99SE的常規(guī)操作了。
上傳時(shí)間： 2013-11-18
上傳用戶：wpwpwlxwlx
請注意軟件勿用于商業(yè)用途，否則后果自負(fù)！請不要做拿手黨，好用大家享！頂起吧！解壓不成功時(shí)請把你們解壓軟件升級到最新版本！ 附件也有本人學(xué)習(xí)PADS9.3、CadenceAllegro16.5、orcad軟件以及教程一塊上傳，下載時(shí)最好不要用第三方軟件，直接保存就可以了。 PADS9.3安裝說明（兼容win7、xp）： 1.參考“PADS9.3圖文安裝方法(WIN7_XP)”完成軟件安裝。 2.參考“PADS9.3”完成破解！破解需要dos環(huán)境下完成，具體操作步驟教程有。 3.安裝目錄和源文件都不能是中文目錄 CadenceAllegro16.5（兼容win7、xp）兩個(gè)文件下載完成才能解壓，： 1.參考“真正的cadence_16.5_破解方法”按照操作步驟即可。 2.安裝目錄和源文件都不能是中文目錄 注意！！！ 如果破解不成功有可能破解文件壞掉了，請把“Cadence_Allegro16.5crack-修正破解方法”文件解壓，用里面破解文件重新破解一遍！
標(biāo)簽： CadenceAllegro PADS 16.5 win7
上傳時(shí)間： 2013-12-22
上傳用戶：butterfly2013
介紹了一種基于低壓、寬帶、軌對軌、自偏置CMOS第二代電流傳輸器（CCII）的電流模式積分器電路，能廣泛應(yīng)用于無線通訊、射頻等高頻模擬電路中。通過采用0.18 μm工藝參數(shù)，進(jìn)行Hspice仿真，結(jié)果表明：電流傳輸器電壓跟隨的線性范圍為-1.04～1.15 V，電流跟隨的線性范圍為-9.02～6.66 mA，iX/iZ的-3 dB帶寬為1.6 GHz。輸出信號的幅度以20dB/decade的斜率下降，相位在低于3 MHz的頻段上保持在90°。
上傳時(shí)間： 2014-06-20
上傳用戶：lvchengogo
§5.1 頻率響應(yīng)概述 §5.2 晶體管的高頻等效模型 §5.3 場效應(yīng)管的高頻等效模型 §5.4 單管放大電路的頻率響應(yīng) §5.5 多級放大電路的頻率響應(yīng) §5.6 集成運(yùn)放的頻率響應(yīng)和頻率補(bǔ)償 §5.7 頻率響應(yīng)與階躍響應(yīng)
標(biāo)簽： 放大電路 頻率響應(yīng)
上傳時(shí)間： 2013-11-12
上傳用戶：CHENKAI
采用微波仿真軟件AWR對電路結(jié)構(gòu)進(jìn)行了優(yōu)化和仿真,結(jié)果顯示,在5～12 GHz頻帶內(nèi),復(fù)合晶體管結(jié)構(gòu)的輸出阻抗值更穩(wěn)定,帶寬得到有效擴(kuò)展,最高增益達(dá)到11 dB,帶內(nèi)波動(dòng)<0.5 dB,在9 GHz工作頻率時(shí),其1 dB壓縮點(diǎn)處的輸出功率為26 dBm。
上傳時(shí)間： 2013-11-04
上傳用戶：marten
以某高速實(shí)時(shí)頻譜儀為應(yīng)用背景，論述了5 Gsps采樣率的高速數(shù)據(jù)采集系統(tǒng)的構(gòu)成和設(shè)計(jì)要點(diǎn)，著重分析了采集系統(tǒng)的關(guān)鍵部分高速ADC（analog to digital，模數(shù)轉(zhuǎn)換器）的設(shè)計(jì)、系統(tǒng)采樣時(shí)鐘設(shè)計(jì)、模數(shù)混合信號完整性設(shè)計(jì)、電磁兼容性設(shè)計(jì)和基于總線和接口標(biāo)準(zhǔn)（PCI Express）的數(shù)據(jù)傳輸和處理軟件設(shè)計(jì)。在實(shí)現(xiàn)了系統(tǒng)硬件的基礎(chǔ)上，采用Xilinx公司ISE軟件的在線邏輯分析儀（ChipScope Pro）測試了ADC和采樣時(shí)鐘的性能，實(shí)測表明整體指標(biāo)達(dá)到設(shè)計(jì)要求。給出上位機(jī)對采集數(shù)據(jù)進(jìn)行處理的結(jié)果，表明系統(tǒng)實(shí)現(xiàn)了數(shù)據(jù)的實(shí)時(shí)采集存儲功能。
標(biāo)簽： Gsps 高速數(shù)據(jù) 采集系統(tǒng)
上傳時(shí)間： 2014-11-26
上傳用戶：黃蛋的蛋黃
CadenceAllegro16.5-破解方法
標(biāo)簽： CadenceAllegro 16.5 破解
上傳時(shí)間： 2013-11-18
上傳用戶：edisonfather
對于電子產(chǎn)品設(shè)計(jì)師尤其是線路板設(shè)計(jì)人員來說，產(chǎn)品的可制造性設(shè)計(jì)（Design For Manufacture，簡稱DFM）是一個(gè)必須要考慮的因素，如果線路板設(shè)計(jì)不符合可制造性設(shè)計(jì)要求，將大大降低產(chǎn)品的生產(chǎn)效率，嚴(yán)重的情況下甚至?xí)?dǎo)致所設(shè)計(jì)的產(chǎn)品根本無法制造出來。目前通孔插裝技術(shù)（Through Hole Technology，簡稱THT）仍然在使用，DFM在提高通孔插裝制造的效率和可靠性方面可以起到很大作用，DFM方法能有助于通孔插裝制造商降低缺陷并保持競爭力。本文介紹一些和通孔插裝有關(guān)的DFM方法，這些原則從本質(zhì)上來講具有普遍性，但不一定在任何情況下都適用，不過，對于與通孔插裝技術(shù)打交道的PCB設(shè)計(jì)人員和工程師來說相信還是有一定的幫助。1、排版與布局在設(shè)計(jì)階段排版得當(dāng)可避免很多制造過程中的麻煩。（1）用大的板子可以節(jié)約材料，但由于翹曲和重量原因，在生產(chǎn)中運(yùn)輸會比較困難，它需要用特殊的夾具進(jìn)行固定，因此應(yīng)盡量避免使用大于23cm×30cm的板面。最好是將所有板子的尺寸控制在兩三種之內(nèi)，這樣有助于在產(chǎn)品更換時(shí)縮短調(diào)整導(dǎo)軌、重新擺放條形碼閱讀器位置等所導(dǎo)致的停機(jī)時(shí)間，而且板面尺寸種類少還可以減少波峰焊溫度曲線的數(shù)量。（2）在一個(gè)板子里包含不同種拼板是一個(gè)不錯(cuò)的設(shè)計(jì)方法，但只有那些最終做到一個(gè)產(chǎn)品里并具有相同生產(chǎn)工藝要求的板才能這樣設(shè)計(jì)。（3）在板子的周圍應(yīng)提供一些邊框，尤其在板邊緣有元件時(shí)，大多數(shù)自動(dòng)裝配設(shè)備要求板邊至少要預(yù)留5mm的區(qū)域。（4）盡量在板子的頂面(元件面)進(jìn)行布線，線路板底面(焊接面)容易受到損壞。不要在靠近板子邊緣的地方布線，因?yàn)樯a(chǎn)過程中都是通過板邊進(jìn)行抓持，邊上的線路會被波峰焊設(shè)備的卡爪或邊框傳送器損壞。（5）對于具有較多引腳數(shù)的器件（如接線座或扁平電纜），應(yīng)使用橢圓形焊盤而不是圓形，以防止波峰焊時(shí)出現(xiàn)錫橋(圖1)。
上傳時(shí)間： 2013-11-07
上傳用戶：refent
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測試點(diǎn)供工廠ICT 測試治具使用ICT 測試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測試用之TEST PAD(測試點(diǎn))，其原則如下：1. 一般測試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測試點(diǎn)最小可至30mil.測試點(diǎn)與元件PAD 的距離最小為40mil。2. 測試點(diǎn)與測試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測試點(diǎn)必須均勻分佈於PCB 上，避免測試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
