是基于FPGA高速設(shè)計(jì)指導(dǎo)的一篇文章，很好的！
標(biāo)簽： FPGA 高速設(shè)計(jì)
上傳時(shí)間： 2013-08-16
上傳用戶：yuyizhixia
_Wiley_Synthesis_of_Arithmetic_Circuits_-_FPGA_ASIC_and_Embedded_Systems_(2006)_-_DDU一些硬體設(shè)計(jì)教學(xué)文件
標(biāo)簽： Wiley_Synthesis_of_Arithmetic_Cir FPGA_ASIC_and_Embedded_Systems cuits 2006
上傳時(shí)間： 2013-08-20
上傳用戶：lchjng
高速FPGA（NIOS II）系統(tǒng)設(shè)計(jì)和實(shí)現(xiàn)
標(biāo)簽： FPGA NIOS 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-08-24
上傳用戶：zhyfjj
fpga功能實(shí)現(xiàn)有限字長響應(yīng)FIR，用verilog編寫
標(biāo)簽： fpga FIR 有限字長
上傳用戶：hz07104032
做過板子的人都知道高速電路的難度，這個(gè)多少有些幫助
標(biāo)簽： 高速電路
上傳時(shí)間： 2013-08-28
上傳用戶：lgd57115700
基于FPGA的高速圖像采集和處理卡 能用于視覺檢測系統(tǒng)
標(biāo)簽： FPGA 高速圖像采集 視覺檢測
上傳用戶：Shaikh
PCI是一種高性能的局部總線規(guī)范，可實(shí)現(xiàn)各種功能標(biāo)準(zhǔn)的PCI總線卡。本文簡要介紹了PCI總線的特點(diǎn)、信號與命令，提出了一種利用高速FPGA實(shí)現(xiàn)PCI總線接口的設(shè)計(jì)方案。\r\n
標(biāo)簽： FPGA PCI 總線接口 設(shè)計(jì)方案
上傳時(shí)間： 2013-08-30
上傳用戶：brain kung
提出了一種基于FPGA的高階高速F IR濾波器的設(shè)計(jì)與實(shí)現(xiàn)方法。通過一個(gè)169階的均方根\r\n升余弦滾降濾波器的設(shè)計(jì),介紹了如何應(yīng)用流水線技術(shù)來設(shè)計(jì)高階高速F IR濾波器,并且對所設(shè)計(jì)的\r\nFIR濾波器性能、資源占用進(jìn)行了分析。
標(biāo)簽： FPGA 濾波器 實(shí)現(xiàn)方法
上傳時(shí)間： 2013-08-31
上傳用戶：小火車?yán)怖怖?/p>
數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語言描述，集成在一個(gè)模塊中，提供VHDL源程序供大家學(xué)習(xí)和討論。\r\n
標(biāo)簽： VHDL 寄存器 數(shù)控振蕩器 加法器
上傳時(shí)間： 2013-09-04
上傳用戶：a471778
差分信號（Differential Signal）在高速電路設(shè)計(jì)中的應(yīng)用越來越廣泛，差分線大多為電路中最關(guān)鍵的信號，差分線布線的好壞直接影響到PCB板子信號質(zhì)量。
標(biāo)簽： Differential Allegro Signal 差分信號
上傳用戶：jennyzai
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
